数电重点串讲.ppt

* 由555构成的单稳态触发器（P351） vi R C * 由555构成的多谐振荡器（P351） 4 8 7 6 2 3 1 5 C V CC R 1 R 2 555 vo 0.01μ vc * 最简电路：器件个数最少、器件种类最小、连线最少 5.工艺设计 * * * * 6.1 概述 6.2 时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法 第六章 时序逻辑电路 * 基本要求： 了解时序电路的特点及分类； 掌握同步时序电路的分析方法。 了解寄存器和移位寄存器的基本工作原理。 掌握74160、 74161各管脚的功能 掌握用74160 、74161实现不同进制的方法. 掌握同步时序电路的设计方法。 * 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 除与现时输入有关外还与原状态 有关 门电路 触发器 § 6.1 概述 * X（x1, x2, …, xi）：外部输入信号； Q（q1, q2, …, ql）：存储电路的状态输出， 也是组合逻辑 电路的内部输入； Y（ y1, y2, …, yj ）：外部输出信号； Z（ z１, z2, …, zk ）：存储电路的激励信号，也是组合逻辑 电路的内部输出。 * 输出方程 驱动方程（或激励方程） 状态方程 * 2.把得到的驱动方程代入相应触发器的特性方程中，就可以得到每个触发器的状态方程，由这些状态方程得到整个时序逻辑电路的方程组； 3. 根据逻辑图写出电路的输出方程； 4.写出整个电路的状态转换表、状态转换图和时序图； 5.由状态转换表或状态转换图得出电路的逻辑功能，并检查能否自启动。 同步时序电路的分析步骤： 1. 从给定的逻辑电路图中写出每个触发器的驱动方程（也就是存储电路中每个触发器输入信号的逻辑函数式）； * 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种。 2、移位寄存器 一、寄存器和移位寄存器 寄存器是用来存放数据的，应用于各类数字系统和计算机中。 1、寄存器 N个触发器构成的寄存器能够寄存　？　二进制数码。 N位 * 二、计数器 计数器是用来记忆输入脉冲个数的逻辑部件；可用于定时、分频、产生节拍脉冲及进行数字运算等等。 * CLK：计数脉冲输入端， 上升沿有效。 R′D：异步清0端，低电平有效。 LD′：同步预置数控制端，低电平有效，将预置输入端D3、D2、D1、D0的数据送至输出端，即Q3Q2Q1Q0=D3D2D1D0。 EP、ET：计数器工作状态控制端，高电平有效，只有当R′D =LD′=1， EP=ET=1，在CP作用下计数器才能正常计数。当EP、ET中有一个为低时，计数器处于保持状态。 * EP ET CLK D 0 D 1 D 2 D 3 C Q 1 Q 2 Q 3 Q 0 74161 CLK R ￠ D LD ￠ EP ET 输出端工作状态 0 异步清零 1 0 1 1 1 1 1 1 1 1 1 0 0 预置数 （ 同步 ） 保持 （ 包括 C ） 保持 （ 但 C ＝ 0 ） 计数 ( a ) 逻辑图形符号 （ b ） 功能表 四位同步计数器74161（74LS161）的图形符号及功能表 R D LD LD ￠ R ￠ D * 三、任意进制计数器的构成方法 若已有N进制计数器（如74LS161)，现在要实现M进制计数器 6.3.2 计数器 N进制 M进制 任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现，即用组合电路产生复位、置位信号得到任意进制计数器。 * a. 置零法（复位法） 基本思想是：计数器从全0状态S0开始计数，计满M个状态后产生清零信号，使计数器恢复到初态S0，然后再重复上述过程。 异步清零 SM状态进行译码产生置零信号并反馈到异步清零端( )，使计数器立即返回S0状态。 SM状态只在极短的瞬间出现，通常称它为“过渡态”。 暂态 10ns左右 MN * b. 置数法： 有预置数功能的计数器可用此方法构成M进制计数器。但注意74LS161(160)为同步预置数，74LS191(190)为异步预置数。 置数法的原理是通过给计数器重复置入某个数值的方法跳过（N－M）个状态，从而获得M进制计数器的。 6.3.2 计数器 利用 端重复置入某个数值，跳过多余状态（N-M个），实现任意进制计数。 MN * 选择自然排序 基本思想是：计数器从全0状态