第五章_同步时序逻辑电路的分析和设计全解.pptVIP

例5：分析图示电路 J CP K Z X1 X2 Q ≥1 =1 =1 0 1 11/0 00/0 01/1 10/1 11/1 10/0 01/0 00/1 该电路为一个串行加法器，X1为被加数，X2为加数；按先低位后高位的顺序串行地加到相应的输入端，每位相加产生的进位由触发器保存下来参与下一位相加，输出Z为和数，也是从低位到高位串行地输出。 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001， 计算A+B。 0 1 1 0 1 0 0 1 1 5.3 同步时序逻辑电路的设计 一、同步时序电路的一般步骤 1、根据逻辑设计要求，作出状态图和状态表（确定输入变量和输出变量）。 2、状态简化。即消除冗余状态，求得最小化状态表。 3、状态编码。即对每一个状态指定一个二进制代码，这一步得到一个二进制状态表。 4、选定触发器，并写出各触发器的激励函数和输出函数的表达式。 5、画出逻辑电路图。 二、建立原始状态图（或原始状态表） 1、方法 （1）直接构图法。 （2）信号序列法。 （3）正则表达式法。 （4）SM（时序机流程图）法 2、建立过程（直接构图法） （1）分析命题、确定电路类型。确定电路的输入个数和输出个数，并用字母表示之。 （2）建立树型结构的状态图——确定状态见的转移关系和输出。 （3）将原始状态图转换为原始状态表。 二、建立原始状态图（或原始状态表） 3、基本思想 根据文字描述的设计要求，先假定一个初态；从这个初态开始，根据输入条件确定输出和下一个状态。 每加入一个输入，就可确定一个次态；该次态可能就是现态本身，也可能是已有的另一个状态或是新增加的一个状态。这个过程一直继续下去，直至每一个现态向其次态的转移都已被考虑，并且不再构成新的状态。 如果有n个输入变量，则从每一个状态出发，将2n种不同的转移条件都考虑到。 4、确定状态的原则：宁多勿漏。 二、建立原始状态图（或原始状态表） 例1：某序列检测器，有一个输入端X和一个输出端Z。从X端输入一组按时间顺序排列的串行二进制代码，当输入序列中出现101时，输出Z=1，否则Z=0，作出该检测器的Mealy型和Moore型状态图和状态表。 序列检测器 X CP Z Mealy型： S0 S2 S3 S1 1/0 0/0 1/0 1/1 0/0 0/0 0/0 1/0 S0/0 S2/0 S0/0 S2/0 S1/0 S1/0 S3/1 S1/0 现态 次态/输出 X=0 X=1 S0 S1 S2 S3 二、建立原始状态图（或原始状态表） 序列检测器 X CP Z Moore型 S0 S2 S0 S2 S1 S1 S3 S1 现态 次态 输出 X=0 X=1 S0 S1 S2 S3 S0/0 S2/0 S3/1 S1/0 1 0 1 1 0 0 0 1 0 0 0 1 二、建立原始状态图（或原始状态表） 例2：作出8421BCD码的错误码检测器的状态表和状态图。 8421BCD码的高位在前，低位在后，串行地加在检测器的输入端，若收到非法代码（1010,1011,1100，1101,1110,1111）时，电路的输出为1，否则，输出为0。 不论输入的代码是否正确，电路接收到最低位以后均复位，并开始接收下一个代码。 A D C B E J K F G H I L M N P 1/0 0/0 1/0 0/0 1/0 0/0 0/0 0/0 1/0 1/0 0/0 1/0 0/0 0/0 1/0 0/0 1/0 0/0 1/0 0/0 1/0 0/1 1/1 0/1 1/1 0/0 1/0 0/1 1/1 1/0 二、建立原始状态图（或原始状态表） A D C B E J K F G H I L M N P 1/0 0/0 1/0 0/0 1/0 0/0 0/0 0/0 1/0 1/0 0/0 1/0 0/0 0/0 1/0 0/0 1/0 0/0 1/0 0/0 1/0 0/1 1/1 0/1 1/1 0/0 1/0 0/1 1/1 1/0 现态 次态输出 X=0 X=1 A B C D E F G H I J K L M N P B/0 D/0 J/0 F/0 H/0 A/0 A/0 A/0 A/0 L/0 N/0 A/0 A/1 A/1 A/1 C/0 E/0 K/0 G/0 I/0 A/0 A/0 A/0 A/0 M/0 P/0 A/0 A/1 A/1 A/1 二、建立原始状态图（或原始状态表） 例3：某一起爆电路，其输入为X，输出为Z，若电路的X端连续收到四个1