数电8路数字抢答器数字电子技术论文本科毕设论文.docVIP

成绩 课程设计报告 题 目 数字电子技术 课 程 名 称 数字抢答器设计 院 部 名 称 机电工程学院 专 业 11电气工程及其自动化 班 级 11电气班 学 生 姓 名 周颖 学 号 1104102019 课程设计地点 C105 课程设计学时 1周 指 导 教 师 赵国树 金陵科技学院教务处制 【注：根据课程设计大纲第四项具体要求撰写课程设计报告】 课题二、数字抢答器设计 设计要求 1. 数字抢答器应具有数码锁存、显示功能，抢答组数分为八组，即序号0、1、2、3、4、5、6、7，优先抢答者按动本组开关，组号立即锁存到LED显示器上，同时封锁其它组号。 2. 系统设置外部清除键，按动清除键，LED显示器自动清零灭灯。 3. 数字抢答器定时为30秒，启动起始键后，要求：①30秒定时器开始工作；②蜂鸣器要短暂报警；③发光二极管亮灯。 4. 抢答者在30秒内抢答，抢答有效，终止定时；30秒定时到，无抢答者本次抢答无效，系统短暂报警，发光二极管灭灯。 总体参考方案 三、单元电路设计 定时电路 74LS48的7，6，2，3引脚接受来自74LS192的输出信号并把它译码 显示在数码管上。74LS192的9，10，11，15引脚完成时间设定功能，本设计要求定时30秒，所以把左边的芯片的1，15引脚接高电位，其余的全接低位，使的初始时间设定为30秒。555芯片完成产生秒脉冲的功能。工作过程为：抢答开始前，74LS192的置数端为低电位，处于初始状态，数码管显示为30，5引脚接高电位。抢答开始后，秒脉冲冲推动右边的芯片开始倒记时，同时右边芯片产生的信号做为左边芯片的CP信号推动左边的芯片倒记时，完成十进制的倒记时功能。当有人抢答后1Q的输出为1，经过非门后变为0，通过与门屏蔽了秒信号，停止记时，完成显示抢答时间的功能。当记到了30秒时，左边的芯片产生的定时信号输出为低电位，也屏蔽了秒信号，使得数码管显示为00。 图1 74LS192引脚图 ◆ CPU为加计数时钟输入端， ◆CPD为减计数时钟输入端。 ◆LD为预置输入控制端，异步预置。 ◆ CR为复位输入端，高电平有效，异步清除。 ◆ CO为进位输出：1001状态后负脉冲输出 ◆ BO为借位输出：0000状态后负脉冲输出 图2 倒计时置数端 门控电路 图3 各种门电路引脚图 门控电路用于控制编码器的使能端，以实现有键按下并且在30s定时时间内的时候，编码器工作，没有键按下的时候，编码器不工作。有键按下的时候，输出的高电平与555定时器输出端（3脚）输出的高电平一起进入与门电路74LS09，与门输出为高电平，接到优先级编码器的使能端，让芯片工作。电路图如下所示： 图4 门控电路 报警电路 由555定时器和三极管构成的报警电路如图所示 图5 报警电路 其中555构成多谐振荡器，f0=1/(R1+2R2)*C*ln2=1.43/(R1+2R2)*C 1脚：外接电源负端VSS或接地，一般情况下接地。 2脚：低触发端3脚：输出端Vo4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。 6脚：TH高触发端。 7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。 图6 数码管引脚图 图7 显示电路 整体电路图 图8 总电路 五、附图说明各部分功能的实现 1.按下S1启动定时30s，开始抢答，ＬＥＤ灯亮。 图9 仿真电路图 当主持人控制开关处于“清零”位置时，RS触发器的R端为低电平，输出端（4Q～1Q）全部为低电平。于是74LS48的EI=0，显示器灭灯；74LS148的选通输入端ST=0，74LS148处于工作状态，此时锁存电路不工作。当主持人将开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，抢答器处于等待工作状态，等待输入端D7、D6、D5、