第3章.本概念.pptVIP

EDA技术与Verilog HDL语言 第三章 基本概念 本章学习目标 理解操作符、注释、空白符、数字、字符串和标识符的词法约定。 定义逻辑值集合和数据类型，包括线网、寄存器、向量、数字、仿真时间、数组、参数、存储器和字符串。 学习使用用于显示和监视信息、暂停和结束仿真的系统任务。 学习用于宏定义、文件包含的基本编译指令。 3.1 词法约定 Verilog中的基本词法约定与C语言类似。Verilog描述包含一个“单词”流，这里的单词可以是注释、分隔符、数字、字符串、标识符和关键字。Verilog是大小写相关的，其中的关键字全部为小写。列出如下： 空白符 空白符由空格（\b）、制表符（\t）和换行符组成。除了字符串中的空白符，Verilog中的空白符仅仅用于分隔标识符，在编译阶段被忽略。 注释 有两种书写注释的方法：单行注释和多行注释。 单行注释以“// ”开始，Verilog将忽略从此处到行尾的内容。 多行注释以“/*”开始，结束于“*/”。 多行注释不允许嵌套，但是单行注释可以嵌套在多行注释中。 3.1 词法约定（续） 操作符 操作符有三种类型：单目操作符、双目操作符和三目操作符，单目操作符的优先级高于操作数。三目操作符包括两个单独的操作符，用来分隔三个操作数。 数字声明 Verilog中包括两种数字声明：指明位数的数字和不指