DDR内存和DDR内存的区别方法(图解).docVIP

DDR内存和DDR内存的区别方法(图解).doc

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
DDR内存和DDR内存的区别方法(图解)

图片: 图片: 图片: [i=s] 本帖最后由 思番远航 于 2010-1-10 09:44 编辑 DDR2内存和DDR3内存的区别方法(图解) DDR3在大容量内存的支持较好,而大容量内存的分水岭是4GB这个容量,4GB是32位操作系统的执行上限(不考虑PAE等等的内存映像模式,因这些32位元元延伸模式只是过渡方式,会降低效能,不会在零售市场成为技术主流)当市场需求超过4GB的时候,64位CPU与操作系统就是唯一的解决方案,此时也就是DDR3内存的普及时期。DDR3 UB DIMM 2007进入市场,成为主流时间点多数厂商预计会是到2010年。DDR3内存相对于DDR2内存,其实只是规格上的提高,并没有真正的全面换代的新架构。DDR3接触针脚数目同DDR2皆为240pin。但是防呆的缺口位置不同。 一、与DDR2相比DDR3具有的优点(桌上型unbuffered DIMM): 1.速度更快:prefetch buffer宽度从4bit提升到8bit,核心同频率下数据传输量将会是DDR2的两倍。      2.更省电:DDR3 Module电压从DDR2的1.8V降低到1.5V,同频率下比DDR2更省电,搭配SRT(Self-Refresh Temperature)功能,内部增加温度senser,可依温度动态控制更新率(RASR,Partial Array Self-Refresh功能),达到省电目的。      3.容量更大:更多的Bank数量,依照JEDEC标准,DDR2应可出到单位元元4Gb的容量(亦即单条模块可到8GB),但目前许多DRAM 厂商的规划,DDR2生产可能会跳过这个4Gb单位元元容量,也就是说届时单条DDR2的DRAM模块,容量最大可能只会到4GB。而DDR3模块容量将从1GB起跳,目前规划单条模块到16GB也没问题(注意:这里指的是零售组装市场专用的unbuffered DIMM而言,server用的FB与Registered不在此限)。 二、DDR2与DDR3内存的特性区别: 1、逻辑Bank数量      DDR2 SDRAM中有4Bank和8Bank的设计,目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步,因此起始的逻辑Bank就是8个,另外还为未来的16个逻辑Bank做好了准备。      2、封装(Packages)      由于DDR3新增了一些功能,在引脚方面会有所增加,8bit芯片采用78球FBGA封装,16bit芯片采用96球FBGA封装,而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装,不能含有任何有害物质。      3、突发长度(BL,Burst Length) 由于DDR3的预取为8bit,所以突发传输周期(BL,Burst Length)也固定为8,而对于DDR2和早期的DDR架构的系统,BL=4也是常用的,DDR3为此增加了一个4-bit Burst Chop(突发突变)模式,即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可通过A12地址线来控制这一突发模式。      4、寻址时序(Timing) 就像DDR2从DDR转变而来后延迟周期数增加一样,DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间,而 DDR3则在5至11之间,且附加延迟(AL)的设计也有所变化。DDR2时AL的范围是0至4,而DDR3时AL有三种选项,分别是0、CL-1和CL -2。另外,DDR3还新增加了一个时序参数——写入延迟(CWD),这一参数将根据具体的工作频率而定。

文档评论(0)

3774384 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档