时序逻辑VHDL设计计数器.docVIP

下载本文档

1
0
约3.84千字
约 7页
2017-02-06 发布于重庆
举报
版权申诉

时序逻辑VHDL设计计数器.doc

1、本文档共7页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

时序逻辑VHDL设计计数器

实验名称：实验6 时序逻辑VHDL设计——计数器班级： 09电气2Z 学号：姓名：钱雷一、结合74160芯片的逻辑功能，对（1）中所设计的程序进行改进，用VHDL设计一个带有高电平使能信号，低电平清零信号，低电平置数信号的十进制计数器。 1.实体框图 2.程序设计 ①编译前的程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity CNT10 is port(CLK,RST,LD,EP,ET:in std_logic; D:in std_logic_vector(3 downto 0); Q:out std_logic_vector(3 downto 0); CO:out std_logic); end CNT10; architecture behav of CNT10 is begin process(CLK,RST,LD,EP,ET) variable QI:std_logic_vector(3 downto 0); begin if RST=0 then QI:=(others=0); elsif CLKEVENT and CLK=1 then if LD=0 then QI:=D; elsif EP=1 and ET=1 then if QI9 then QI:=QI+1; else QI:=(others=0); end if; end if; if QI=9 then CO=1; else CO=0; end if; Q=QI; end process; end behav; ②程序编译错误情况 ③正确的程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity CNT10 is port(CLK,RST,LD,EP,ET:in std_logic; D:in std_logic_vector(3 downto 0); Q:out std_logic_vector(3 downto 0); CO:out std_logic); end CNT10; architecture behav of CNT10 is begin process(CLK,RST,LD,EP,ET) variable QI:std_logic_vector(3 downto 0); begin if RST=0 then QI:=(others=0); elsif CLKEVENT and CLK=1 then if LD=0 then QI:=D; elsif EP=1 and ET=1 then if QI9 then QI:=QI+1; else QI:=(others=0); end if; end if; end if; if QI=9 then CO=1; else CO=0; end if; Q=QI; end process; end behav; 3.仿真波形图 4.仿真波形分析输入端D0—D3是输入置数端，EP，ET是使能端，并且高电平有效，LD是置数控制端口，低电平有效，RST是清零端，低电平有效。在CKL脉冲下，当RST为低电平时，Q清零；当LD为高电平的时候，Q实现十进制数计数功能；当LD为低电平时，实现置数功能，Q=D。二、76进制的BCD码的VHDL设计 1.实体框图 2.程序设计 ①正确的程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity CDU_76 is port(CLK:in std_logic; Q:out std_logic_vector(7 downto 0)); end entity CDU_76; architecture AAA of CDU_76 is signal COUT2,COUT1:std_logic_vector(3 downto 0); begin process(CLK) begin if(CLKevent and CLK=1) then if(COUT2=7