毕业答辩-基于FPGA的点阵显示PPT模版.ppt

  1. 1、本文档共20页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
毕业答辩-基于FPGA的点阵显示PPT模版

基于FPGA的点阵显示系统的设计 1.1 课题研究的背景和意义 LED点阵显示屏是集微电子技术、计算机技术、信息处理技术于一体的大型显示屏系统。它以色彩鲜艳、动态范围广、亮度高、寿命长、工作稳定等优点而成为众多显示媒体以及户外作业显示的理想选择。受到体育场馆用LED显示屏需求快速增长的带动,近年来,中国LED显示屏应用逐步增多。目前,LED已经广泛应用在银行、火车站、广告栏、体育馆之中。 因此,本设计是很有必要的,之所以基于FPGA设计是因为现场可编程门阵列设计周期小,灵活度高,适合用于小批量系统,提高系统的可靠性和集成度。并且采用编写灵活的VHDL编写主程序。本设计可以方便的应用到各类广告宣传中。 LED点阵显示特点: (1)可以显示各种数字、文字、图表、曲线、图形; (2)采用纯红、高绿作双基色发光器件,发光亮度高,色彩鲜艳、丰富; (3)显示效果清晰、稳定、功耗低、寿命长; (4)优质铝合金结构,磨沙、银镜或钛金不锈钢包边。尺寸和规格可根据 需要灵活组合; (5)支持各种计算机网络,编辑软件丰富、易用; (6)适用于室内、外所有信息发布及广告宣传场所。如:银行、证券交易所、商场、市场、宾馆、洒楼、电信、邮政、医院、车站、机场等。 2.1设计任务与要求 设计任务:设计一个基于FPGA的点阵显示控制器,能够进行一屏一字的进行汉字的显示和屏幕清除控制。 2.2 设计原理 2.3.2 汉字的显示原理 汉字显示使用的是16×16的点阵,列选信号为SEL0,SEL1,SEL2,SEL3, 经4-16译码器输出16列,从左起为第一列,列选信号是由一个4位向量 SEL[3..0]控制;行选信号为H0~H15,是由16个行信号组成的,每一行由一个单 独的位来控制,高电平有效。例如“0000”表示第0列“0000000000000001”表示第 一行的点亮。由于列是由一个向量决定,而每一时刻的值只能有一个固定的值, 因而只能使某一列的若干个点亮,因此就决定了用逐列扫描的方法。 2.4.2 字符样式设计 本次设计显示汉字为“雅、安、加、油”四个汉字。按下图显示效果可以得 出程序代码。白色部分取“0”,黑色部分取“1”。由于本次设计采用列扫描,例如 “雅”字第9列应该为“0000111111110000”。 2.4.3 字母循环扫描及期间的延时环节 为使汉字不断地循环显示,并且使每个字母之间有停顿,就需要在中间加一定 的延时和循环环节。在这一环节中,可以通过修改延时的数值来控制每个汉字的 显示时间。 3.1 调试与仿真 3.1.3编译前设置 (1)选择配置期间的工作方式。单击“DevicePin Options”按钮进入选择窗 口,此时将弹出“DevicePin Options”窗口,在General项中选中“Auto-restart configuration after error”,使对FPGA的配置失败后能自动重新配置,并加入 JTAG用户编码。 (2)选择配置器件和编程方式。如果希望编程配置文件能再压缩后下载到配 置器件中,可在编译前做好设置;在“Configuration”项中,将“Generate compressed bitstreams”处选择打勾,就能产生用于EPCS的POF压缩配置文件。 在Configuration device选项页中,选择配置器件为EPCS1,其配置模式可选择 为Active Serial。 (3)选择目标器件闲置引脚的状态。在“DevicePin Options”按钮后的 “Unused Pins”页,此页中可根据实际需要选择目标器件闲置引脚的状态,将目 标器件闲置引脚的输入状态改为高阻态,即选As input,tri-stated。 3.1.4全程编译 设置好前面的内容之后,就可以进行编译了。选择Processing菜单中start compilation,在窗口的下方processing栏中显示编译信息。 完成后在工程管理窗口左是角显示了工dzxs的层次结构和其中结构模块耗用 的逻辑宏单元数。此栏的右边是编译处理流程,包括数据网表建立、逻辑综合、 适配、配置文件装配和时序分析等。 3.1.5时序仿真 工程编译通过后,必须对其功能和时序特性进行仿真测试,以了解设计结果 是否满足原设计的要求。 (1)打开波形编辑器。选择“File”菜单的New窗口,然后选择“Other Files”项 中的“Vector Waveform F

文档评论(0)

整理王 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档