第5章_触发器.pptVIP

备注 Qn+1 Qn K J CP 翻转 1 0 0 1 1 1 1 1 ↓ 置1 1 1 0 1 0 1 1 1 ↓ 置0 0 0 0 1 1 0 1 1 ↓ 保持 0 1 0 1 0 0 1 1 ↓ 异步置0 0 × × × 0 1 × 异步置1 1 × × × 1 0 × 不确定 1* × × × 0 0 × 集成JK触发器74LS112 功能特性表 74LS112 74LS112逻辑图 边沿JK触发器的特点： （1）边沿JK 触发器具有置位、复位、保持（记忆）和计 数功能； （2）边沿JK 触发器属于脉冲触发方式，触发翻转只在时 钟脉冲的下降沿(有的是上升沿)发生； （3）由于接收输入信号的工作在CP下降沿(有的是上升沿) 前完成，在下降沿(上升沿)触发翻转，在下降沿(上升 沿)后触发器被封锁，抗干扰性能好，工作速度快。 当触发器置1时，利用内部产生的信号维持置1信号的存在，同时阻塞由于输入变化产生的置0信号，保证触发器可靠的置1；而当触发器置0时，则维持置0信号，同时阻塞置1信号，保证触发器可靠的置0。 5.4.2 维持阻塞D触发器 维持阻塞D触发器 1.电路原理 （1）CP =0 时，触发器的输出状态保持不变。同时，接收输入信号D， Q4= ， Q1=D。D信号进入触发器，为触发器状态刷新做好准备。 D D D （2）当CP由0变1时触发器翻转。这时G2、G3打开，其输出Q2= ,Q3= D, Q2、Q3两者状态永远是互补的，其中必定有一个为0。由基本RS触发器的逻辑功能可知，触发器状态按此前D的值刷新。 1.电路原理 D D D 置1维持线 置0 阻塞线 (3) 当CP =1, D 信号不影响Q3、Q2的状态，Q 的状态不变。 若Q=1,则Q2 =0使Q1=1,保证了Q可靠置1,故称置1维持线。 若Q=0, 则Q2=1, Q3=0, 使Q4=1,既阻塞了D=1信号进入触发器的路径，又与CP=1，Q2=1共同作用，将Q3维持为0，而将触发器维持在0状态，故将Q3至G4的反馈线称为置1阻塞、置0维持线。 置1阻塞、 置0维持线 (1) 电路与逻辑符号 2.特性表 Qn 0 0 1 1 × 0 1 0 1 × 0 0 1 1 × ↑ ↑ ↑ ↑ Qn+1 Qn D CP 维持阻塞D触发器的功能表 3. 特性方程 （CP上升沿有效） 4. 带置位复位端的 维持阻塞D触发器 (2) 功能特性表 Qn+1=D 1 1 0 1 1 1 1 1 ↑ ↑ 不定 置1 置0 备注 × × × D 0 1 0 1* 0 0 0 0 1 × × × Qn+1 CP 表5.4.4 具有置位复位端的 维持阻塞D触发器的功能表 (3) 74LS74引脚排列图 解： 在CP的上升沿观察一下 、 及D的值，由表5.4.4可以很轻松的得到Q 的输出波形。 例5.4.1 已知双D触发器74LS74的CP、 、 及D端波形如 下图所示，试画出输出端Q的波形。 双D触发器74LS74的端波形图 控制信号T=1时，每来一个CP脉冲，它的状态就翻转一次，进行计数; T=0时，保持原状态不变。具备这种逻辑功能的触发器称为T触发器。 5.4.3 T触发器和T’触发器 1.T触发器 将JK触发器的J和K相连作为T触发器的输入端T，就构成了T触发器 。使即JK触发器的特性方程中 J=K=T： T=1, 计数 T=0, 保持 T触发器逻辑符号 JK触发器接成T触发器 2) 特性方程 1) 电路 实际应用中没有单独的集成T触发器，T触发器通常由JK触发器或D触发 器连接而成。 翻转 1 0 0 1 1 1 保持 0 1 0 1 0 0 功能 Qn+1 Qn T T触发器的功能表 3) 功能表 2. T’触发器 T触发器的输入端固定接高电平，即T≡1时，称为T’触发器。所以T’触发器总是处于计数状态。 其特性方程： 例5.4.2 画出T触发器当T=1或T’触发器的波形（假定下降沿有效） 解: 5.4.4 CMOS边沿触发器 CMOS D 触发器的电路结构与逻辑符号 CMOS传输门可构成基本RS 触发器、JK 触发器、