verilog 课件 编程培训教程文件.pptVIP

复习 Verilog行为描述的模块结构 说明 Verilog HDL对模块的行为描述以过程块为基 本组成单位，一个行为描述模块中可以同时 包含多个过程块和多个连续赋值语句，这些 组成成分将以并行方式各自独立地执行；行 为描述模块也可以只包含过程块或者只包含 assign连续赋值语句。任务和函数的使用也需要在过程块中进行调用。 过程块 每个过程块是由“过程语句(initial或always)”和 语句块所组成的，而块语句主要是由过程 赋值语句和高级程序语句(包括“条件分支语 句”和“循环控制语句”)这两种行为语句构成的 过程块的形式定义 过程语句 @ （事件控制敏感表） 块语句开始标识符：块名 块内局部变量说明 一条或多条过程赋值或高级程序语句 块语句结束标识符 黄色字体表示的是可缺省的部分； ??过程语句是指initial或always； ??事件控制敏感表只在always过程语句中出现，用于激活过程语句的执行； ??块语句标识符分begin-end（顺序块）与fork-join（并行块）两类； ??块名和块内局部变量说明均为可选项。 1 initial过程语句 ?? 在实际的描述过程中，通常用来描述测试模块的 初始化、监视、波形生成等功能行为。 在对硬件功能模块