VHDL数字系统设计方法培训教程文件.ppt

主要内容 组合电路的设计方法 时序电路的设计方法 LPM库简介及其应用 有限状态机 层次化设计方法 流水线设计方法 常用的控制方法 编码风格 组合逻辑电路 组合逻辑电路的输出信号只与系统当时的输入信号有关，而与电路原来所处的状态无关。 主要有简单门电路、译码电路、加法器、乘法器、数字分配器、数字选择器等。 用VHDL语言实现组合电路的方法 使用并发语句 使用进程语句——可提高程序的可读性，特别适合算法复杂的场合。 基本逻辑门电路 与门/或门/与非门/或非门/反相器/异或门… 可以通过逻辑运算符/并发代入语句来实现 例如：2输入与非门 ARCHITECTURE depict OF nand2 IS BEGIN y = a nand b; END depict 编码器 编码器的分类 普通编码器：在某一时刻，只能对一个输入信号进行编码，并且这种编码器的输入端不允许同一时刻出现两个以上的有效输入信号，否则编码器将会出现混乱 优先编码器：指将所有输入信号按照优先级顺序进行排队，当几个输入信号同时出现(有效)时，只对其中优先级最高的一个输入信号进行编码 编码器 优先编码器 通常采用IF-THEN-ELSE语句实现 普通编码器 采用CASE-WHEN语句实现 采用多级IF-THEN-END IF语句实现 译码器 变量译码器：把输入的二进制代码的各种组合状态翻译成对应的输出信号。 码制变换