一种新型的全数字锁相环供参习.docVIP

一种新型的全数字锁相环 [ 来源：机电论文 | 类别：技术 | 时间：2006-3-11 16:33:27 ] [字体：大 中 小] 原作者:庞 浩，俎云霄，王赞基? ?出处:（清华大学电机工程与应用电子技术系，北京，100084） 　 【论文摘要】该文提出了一种实现全数字锁相环的新方法。在基于该方法实现的全数字锁相环中，一种数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。通过线性近似，该文推导出该锁相环系统的数学模型，并进一步对该系统的局部动态特性进行了讨论。理论分析表明这种新型的全数字锁相环具有很宽的锁相范围，并且在不同被锁频点的局部范围内都具有相同的稳定形式，锁相跟踪达到稳定的时间与被锁信号的周期成正比。由于充分利用了鉴相脉冲宽度所包含的相位误差信息，同时又引入了积分控制，使锁相环的跟踪响应速度得到提高。仿真实验进一步验证了理论分析的结论。该文锁相环采用数字电路方式实现，其性能可以通过比例和积分控制参数进行调节，因而简化了设计过程，便于应用在电机调速系统、有源滤波器和静止无功补偿器等领域。 ? 1? 引言??? 信号锁相技术广泛应用于自动化控制等领域。利用该技术可以产生同步于被锁输入信号的整数倍频或者分数倍频的输出控制信号。锁相环的基本结构是由鉴相、环路滤波、可控振荡器和M倍分频等模块组成的一个反馈环路，如图1所示。输入的被锁信号首先与同步倍频信号经过M倍分频后产生的锁相信号进行鉴相处理，输出相位误差信号。环路滤波模块通常具有低通特性，它将相位误差信号转化为稳定的控制信号，从而控制可控振荡器模块，产生稳定的频率信号输出。这个频率信号就是所需的同步倍频信号。如果整个反馈环路锁相稳定，锁相环输出的同步倍频信号的频率就是其输入的被锁信号频率的M倍。假如被锁信号在输入鉴相模块之前又先被分频了L倍，则锁相获得的同步倍频信号的频率就是被锁信号频率的M/L倍。 ??? 随着通信和控制向数字化方向发展，需要采用数字方式实现信号的锁相处理。然而，设计全数字锁相环存在许多问题[1]。首先，由于在全数字的锁相环中，各种模拟电平信号变成了方波脉冲或者离散数据的形式，而且数字控制的振荡信号源不再具有类似于模拟压控振荡器的近似线性特征，这使得数字锁相系统难以设计和分析。其次，传统的数字锁相系统仍然希望通过采用具有低通特性的环路滤波，从而获得稳定的振荡控制数据。但是，在基于数字逻辑电路设计的锁相环系统中，利用逻辑算法实现低通滤波是比较困难的。于是，出现了一些脉冲序列低通滤波计数电路，其中最为常见的是“N先于M”环路滤波器[2,3]。这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算，获得可控振荡器模块的振荡控制参数。脉冲序列低通滤波计数方法是一个比较复杂的非线性处理过程，难以进行线性近似，所以无法采用系统传递函数的分析方法确定锁相环中的设计参数，以及进一步分析锁相性能。此外，有一些数字鉴相方法产生的相位误差脉冲，不仅能反映被锁信号和锁相信号之间的频率差别，还能够利用脉冲宽度反映信号的相位差距。“N先于M”环路滤波方法只对相位误差脉冲的个数进行计数，而没有利用脉宽与相位误差的关系，因此降低了锁相性能。锁相系统包括三个重要的性能指标：锁相范围、锁相速度和稳定性。已有数字锁相系统中的设计参数不能实现这三个性能指标的解耦控制和分析，使性能要求相互制约，无法满足较高的应用需要。??? 鉴于上述原因，本文提出了采用具有比例积分特性的数字控制方法来实现环路滤波[4]，从而得到一种新型的全数字锁相环。本文第2部分给出了这种锁相环的具体结构，该结构是可以基于数字逻辑电路实现的。在锁相环中应用比例积分控制不仅能够使锁相系统有效地工作，而且通过线性化近似手段，可以定量地计算锁相环的设计参数、评估锁相性能。本文第3部分从理论上对此进行解释。本文第4部分采用MATLAB软件对这个锁相系统进行仿真实验。2? 锁相环的构成2.1? 鉴相与可控振荡器??? 作为一个完整的数字锁相环系统，鉴相模块和可控振荡器的选择和设计对于锁相性能是十分重要的。本文讨论的锁相环采用了图2所示的具有双触发结构的鉴相器[1]。这种信号鉴相器可以依据两个输入信号sig和spll的上升沿判断产生出两个相位误差信号up和down。相位误差信号up和down利用其负脉冲信号的出现反映两个输入信号的频率高低，而且负脉冲的宽度也可以反映被锁信号sig和锁相信号spll之间的相位差。??? 数字控制的振荡器一般采用对固定频率的时钟信号进行分频的方法。为了提高输出信号的频率控制精度，减小锁相环输出信号的相位抖动，可以选择具有小数分频方法实现的数字控制振荡器，其原理结构如图3所示[5,6]。 ? ??? 这种振荡分频方法首先将输入的控制参数N分解为二进制长度为k