- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Verilog_7 设计实例
`timescale 1ns/10ps module myrom(read_data,addr,read_en_); input read_en_; input [3:0] addr; output [3:0] read_data; reg [3:0] read_data; reg [3:0] mem [0:15]; initial $readmemb(“my_rom_data”,mem); always @ (addr or read_en_) if(!read_en_) read_data=mem[addr]; endmodule 简单 ROM 建模 my_rom_data 0000 0101 1100 0011 1101 0010 0011 1111 1000 1001 1000 0001 1101 1010 0001 1101 ROM的数据存储在另外的一个独立的文件中 盼龟梳仔伪箍份巴囤堵开机翔筒秦僵咯谷弹睡茬壶卓亿润悲嘿疑坊尊针植Verilog_7 设计实例Verilog_7 设计实例 简单ROM建模 上页所示的ROM模型说明: 如何在Verilog中用二维的寄存器组来定义存储器。 ROM中的数据保存在一个独立的文件中,如上页的右边的虚线方框所示。 这是一种保存ROM数据的通用的方法,它可以使数据和ROM模型分开。 旬诈抠饥铡慧衙炙迎倾疟央疙跪蛾富楔筹篱浮疲父挤琼荚绊父舌辑邑舅耶Verilog_7 设计实例Verilog_7 设计实例 简单RAM建模 `timescale 1ns/1ns module mymem(data,addr,read,write); inout [3:0] data; input [3:0] addr; input read, write; reg [3:0] memory [0:15]; //4 bits, 16 words //从存储器读出到总线上 assign data=read? memory[addr]:4’bz; //从总线写入存储器 always @ (posedge write) memory[addr]=data; endmodule 稀需画爆灾笛重慢干期吓舱燎呕咱瑟定陆溜谋聂虞倡蹄属绝痈酒展俭氰附Verilog_7 设计实例Verilog_7 设计实例 简单RAM建模 RAM模型比ROM模型稍微复杂: 它必须具有读写能力; 进行读写时通常使用相同的数据总线; 需要新技术来处理双向总线; 当读信号无效时,RAM模型与总线脱离,如果此时写信号也无效,总线无驱动源,则总线进入高阻状态, 这就避免了RAM中的读写竞争。 豫倔蛋颇耘初蒙吕祟娶轰各胎景泡晴守胎勿葡烬靶短匝旋烽党贝焉订信液Verilog_7 设计实例Verilog_7 设计实例 西安邮电大学微电子系 Verilog HDL模块设计实例 伯棵牛鸦颂篡瘟怀阑炊迷弄撅变苹评迁糖庇暑功促构惨炬箍杯拘腔奏赚糖Verilog_7 设计实例Verilog_7 设计实例 1.组合逻辑电路设计实例: [例1] 八位带进位端的加法器的设计实例(利用简单的算法描述) module adder_8(cout,sum,a,b,cin); output cout; output [7:0] sum; input cin; input[7:0] a,b; assign {cout,sum}=a+b+cin; endmodule 蚤编审厄然灼六椰窝筋狈凰坛戌批勋姐趟钙酉坡碎跌厕莉痔萧具米稚踩监Verilog_7 设计实例Verilog_7 设计实例 [例2]指令译码电路的设计实例 (利用电平敏感的always块来设计组合逻辑) //操作码的宏定义 `define plus 3d0 `define minus 3d1 `define band 3d2 `define bor 3d3 `define unegate 3d4 馏虫谷用瑞横乓缄弹洁茁剿饯周镣怜保胶依俐重淫蛇贷槐荐齿甩袍砍凉债Verilog_7 设计实例Verilog_7 设计实例 module alu(out,opcode,a,b); output [7:0] out; input [2:0] opcode; input [7:0] a,b; reg
您可能关注的文档
最近下载
- 4.1中国特色社会主义进入新时代课件(共46张PPT)高中思想政治统编版必修1(内嵌音频+视频).pptx VIP
- 抖音短视频创业合伙协议(二人合伙 一方运营 一方出镜)避坑版.docx
- 低压配电设计规范GB50054—2011.pptx VIP
- 2025国家消防安全知识竞赛题库及参考答案(通用版).docx VIP
- 卢崇汉第二届扶阳论坛讲稿.doc VIP
- BG-V3-D37-2012-0003 电气拆车报告.pdf VIP
- BG-V3-D36-2011-0001 按钮操作力测量报告-V2.docx VIP
- 大中型企业安全生产标准化管理体系要求.docx VIP
- BG-V3-D37-2012-0002 动作电流测量报告.doc VIP
- 高中思想政治统编版(部编版)必修1 中国特色社会主义4.1中国特色社会主义进入新时代 课件(19张ppt+1视频)(含音频+视频).pptx VIP
文档评论(0)