学期数字电子技术电子教案(第7讲)新.pptVIP

于军制作 * 如果不考虑有来自低位的进位将两个1位二进制数相加，称为半加。实现半加运算的电路称为半加器。 4.3.4 加法器 两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化作若干加法运算进行的。因此，加法器时构成算术运算器的基本单元。 一、1 位加法器 1. 半加器 按照二进制加法运算规则可以列出真值表。 其中A、B是两个加数，S 是相加的和，CO是向高位的进位。 逻辑表达式为 §4-3 若干常用的组合逻辑电路 在将两个多位二进制数相加时，除了 最低位以外，每一位都应该考虑来自 低位的进位，即将两个对应位的加数 和来自低位的进位 3 个数相加，这种 运算称为全加。 实现全加运算的电路称为全加器。 用与非门实现半加器。 用异或门和与非门实现半加器。 2. 全加器 按照二进制加法运算规则可以列出 真值表。 二、多位加法器 1. 串行进位加法器 74 LS 183的1/2逻辑图 两个多位数相加时每一位都是带进位相加的，因而必须使用全加器。 只要依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI，就可以构成多位加法器了。 4 位串行进位加法器如图所示 串行进位加法器的缺点： 运算速度慢。 2. 超前进位加法器 （1）超前进位信号的产生原理 两个多位数中第 i 位相加产生的进位输出 (CO)i 可表示为 若将 AiBi 定义为进位生成函数 Gi ，同时将( Ai + Bi ) 定义为 进位传送函数 Pi ，则上式可变为 将上式展开后得到： 从全加器的真值表可以写出第 i 位和 Si 的逻辑式得到 （2）4 位超前进位加法器74LS283 74LS283的引脚图 例4.3.7 设计一个 代码转换电路，将 十进制代码的8421 码转换余3码。 由表可知，余 3 码等于 8421 码加 0011 。 解： 列出十进制代码的8421码和余3 码的代码表。 转换电路如图所示。 即： 4.3.5 数值比较器 为完成比较两个数值的大小功能所设计的各种逻辑电路统称为数值比较器。 一、1 位数值比较器 讨论两个1 位二进制数 A 和 B 相比较的情况。 列出真值表。 一种实用的 1 位数值比较器电路。 二、多位数值比较器 在比较两个多位数的大小时，必须自高而低地逐位比较，而且只有在高位相等时，才需要比较低位。 如果A、B是两个多位数的高4 位数，根据数值比较原理可得 到表示 A B、A B、A = B 的逻辑函数式为 、 和 是来 自低位的比较结果。 相比较的两个数都只有 4 位，没有来自低位的比较结果时，应令： 四位数值比较器74LS85 74LS85引脚图 74LS85功能表 例4.3.8 试用两片74LS85组成一个8 位数值比较器。 将两片74LS85组成一个8 位数值比较器电路如图所示。 解： 74LS85常用引脚图如图所示。 §4-4 组合逻辑电路中的竞争-冒险现象 *