EDA实验三硬件描述语言的层次化设计(频率计).docxVIP

下载本文档

6
0
约 8页
2017-02-09 发布于重庆
举报
版权申诉

EDA实验三硬件描述语言的层次化设计(频率计).docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA实验三硬件描述语言的层次化设计(频率计)

实验三硬件描述语言的层次化设计一、4位十六进制频率计1.建立新工程，命名为bit4_16，建立VHD文件COUNTER4B.vhd,编写4位十六进制计数器程序，并对文件编译，将文件另存为可调用symbol元件。计数器仿真结果：2.建立测频控制器的VHD文件：FTCTRL.vhd,编写测频控制器程序，并对文件编译，将文件另存为可调用symbol元件。测频控制器的仿真波形：3.建立4位锁存器文件的VHD文件：REG4B.vhd。编写锁存器程序，并对文件编译，将文件另存为可调用symbol元件。4.建立总的4位十进制频率计的原理图文件: fenpin.bdf对其进行波形仿真，因学号为19，故将时钟信号频率设定在119HZ,然后进行波形仿真波形仿真结果：仿真结果如下：输入频率119HZ，频率计测得的频率为77H HZ，可知仿真结果无误。关于76nCEO管脚的处理方法如图：二．8位十进制频率计1.建立新工程，命名为bit8_10，建立VHD文件COUNTER4B.vhd,编写4位十进制计数器程序，并对文件编译，将文件另存为可调用symbol元件。计数器仿真结果：2.建立测频控制器的VHD文件：FTCTRL.vhd,编写测频控制器程序，并对文件编译，将文件另存为可调用symbol元件。测频控制器的仿真波形：3.建立4位锁存器文件的VHD文件：REG4B.vhd。编写锁存器程序，并对文件编译，将文件另存为可调用symbol元件。4.建立总的4位十进制频率计的原理图文件: fenpin2.bdf，并对其进行仿真，因学号28，故将时钟信号频率设定在128HZ,然后进行波形仿真仿真结果;波形仿真结果：因学号19，输入频率119HZ，频率计测得的频率也为119HZ，可知仿真结果正确。