第六章XIN.pptVIP

概 述 6.1 时序逻辑电路的基本概念 逻辑关系方程： 2、时序逻辑电路的分类 （2）从输出信号的特点分： 6.1.2 时序电路功能的表达方法 2、状态转换表 4、时序图 6.2.2 同步时序逻辑电路的分析举例 3.列出其状态转换表，画出状态转换图和波形图。 电路状态图: 画出波形图: 4. 确定逻辑功能 分析下图所示同步时序逻辑电路，试画出在CP时钟脉冲信号作用下，电路L1~L4的波形图，并确定电路逻辑功能。（设各触发器初态均为0） 3. 求出电路状态方程 4. 求输出方程 5. 列出其状态转换表，画出状态转换图和波形图 画出状态图 6.电路自启动能力的确定 2.异步电路分析举例: （3） 列出电路状态转换表 *例 4 分析如图所示异步时序逻辑电路，画出电路状态图和波形图。 (2) 求电路状态方程 (3)列电路状态转换真值表 (3)列电路状态转换真值表 (4) 画出状态图和波形图 1、根据设计要求和给定条件建立原始状态图； 2、状态化简，求出最简状态图 ； 3、状态编码（状态分配）； 4、确定触发器的类型和个数 ； 5、求出电路的状态方程，驱动方程和输出方程 ； 6、画出逻辑图并检查自启动能力。 6.3.2. 同步时序逻辑电路设计举例 6.3.2. 同步时序逻辑电路设计举例 列出原始状态转换表： (4) 确定触发器的类型和个数 画出触发器Q2n+1、Q1n+1的卡诺图 求输出方程 (6) 画出逻辑图 （7）检查自启动能力 修改输出方程 (8) 修改后的逻辑图 试设计一个同步时序电路，要求电路中触发器Q0、Q1、Q2及输出Y端的信号与CP时钟脉冲信号波形满足下图所示的时序关系。 (2) 写出电路的状态方程、驱动方程和输出方程 （4）检查自启动能力 检查自启动能力 修改后的逻辑图 1、根据设计要求和给定条件建立原始状态图； 2、状态化简，求出最简状态图 ； 3、状态编码（状态分配）； 4、确定触发器的类型和个数 ； 5、求出电路的状态方程，驱动方程和输出方程 ； 6、画出逻辑图并检查自启动能力。 例1 用74HCT161组成256进制计数器。 典型集成电路异步十进制计数器——74LS290 典型集成电路异步十进制计数器——74LS290 典型集成电路异步十进制计数器——74LS290 同步计数器 异步计数器 加计数器 减计数器 可逆计数器 二进制计数器 非二进制计数器 十进制计数器 任意进制计数器 加计数器 减计数器 可逆计数器 二进制计数器 非二进制计数器 十进制计数器 任意进制计数器 …… …… 6.5.2 计 数 器 （1） 异步二进制计数器---4位异步二进制加法计数器 1） 工作原理 1、二进制计数器 6.5.2 计 数 器 结论: 计数器的功能：不仅可以计数也可作为分频器。 6.5.2 计 数 器 （1） 异步二进制计数器---4位异步二进制加法计数器 如考虑每个触发器都有1tpd的延时，电路会出现什么问题？ 异步计数脉冲的最小周期 Tmin=n tpd。（n为位数） 6.5.2 计 数 器 （1） 异步二进制计数器---4位异步二进制加法计数器 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在 5V、25℃工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。 74HC/HCT393的逻辑符号 ②典型集成电路 6.5.2 计 数 器 （1） 异步二进制计数器---4位异步二进制加法计数器 4位二进制同步加计数器逻辑图： CE=0 保持不变 CE=1 计数 （2）二进制同步加计数器 Q0在每个CP都翻转一次 Q1仅在Q0=1后的下一个CP到来时翻转 FF0采用T=1的T触发器 FF1采用T= Q0的T触发器 Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转 FF2采用T= Q0Q1T的触发器 Q2仅在Q0=Q1=1后的下一个CP到来时翻转 FF3采用T= Q0Q1Q2T的触发器 4位二进制计数器状态表 0 0 0 0 0 16 1 1 1 1 1 15 0 0 1 1 1 14 0 1 0 1 1 13 0 0 0 1 1 12 0 1 1 0 1 11 0 0 1 0 1 10 0 1 0 0 1 9 0 0 0 0 1 8 0 1 1 1 0 7 0 0 1 1 0 6 0 1 0 1 0 5 0 0 0 1 0 4 0 1 1 0 0 3 0 0 1 0 0 2 0 1 0 0 0 1 0 0 0 0 0 0 Q0 Q1 Q2 Q3 进位输出 电路状态 计数顺序 （2）二进制同步加计数器 4位二进制同步加计数器时序图 6.5.