万里学院数字电子技术基础第六章习题及参考答案 .docVIP

第六章习题 一、选择题 1．PROM和PAL的结构是 。 A.PROM的与阵列固定，不可编程 B. PROM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程 D. PAL的与阵列可编程 2．PAL是指 。 A.可编程逻辑阵列 B.可编程阵列逻辑 C.通用阵列逻辑 D.只读存储器 3．当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于 。 组合逻辑电路 B.时序逻辑电路 C.存储器 D.数模转换器 4．PLD器件的基本结构组成有 。 输出电路 B.或阵列 C. 与阵列 D. 输入缓冲电路 5．PLD器件的主要优点有 。 集成密度高 B. 可改写C.可硬件加密 D. 便于仿真测试 6．GAL的输出电路是 。 A.OLMC B.固定的 C.只可一次编程 D.可重复编程 7．PLD开发系统需要有 。 A.计算机 B. 操作系统 C. 编程器 D. 开发软件 8．只可进行一次编程的可编程器件有 。 A.PAL B.GAL C.PROM D.PLD 9．可重复进行编程的可编程器件有 。 A.PAL B.GAL C.PROM D.ISP-PLD 10．ISP-PLD器件开发系统的组成有 。 A.计算机 B.编程器 C.开发软件 D.编程电缆 11．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有 。 A.PAL B.GAL C.PROM D.PLA 12.GAL16V8的最多输入输出端个数为 。 A.8输入8输出 B.10输入10输出 C.16输入8输出 D.16输入1输出 13一个容量为1K×8的存储器有 个存储单元。 A.8 B. 8192 C.8000 D. 8K 14．要构成容量为4K×8的RAM，需要 片容量为256×4的RAM。 A. 8 B.4 C. 2 D.32 15．寻址容量为16K×8的RAM需要 根地址线。 A. 8 B. 4 C.14 D.16K E. 16 16．RAM的地址码有8位，行、列地址译码器输入端都为4个，则它们的字线加位线共有 条。 A.8 B.16 C.32 D.256 17．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为 。 A.8×3 B.8K×8 C.256×8 D. 256×256 18.采用对称双地址结构寻址的1024×1的存储矩阵有 。 A.10行10列 B.5行5列 C.32行32列 D.1024行1024列 19．随机存取存储器具有 功能。 A.读/写 B.无读/写 C.只读 D.只写 20．欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为 。 A.1 B.2 C.3 D.8 21．欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为 。 A.4 B.2 C.3 D.8 22．只读存储器ROM在运行时具有 功能。 A.读/无写 B.无读/写 C.读/写 D.无读/无写 23．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容 。 A.全部改变 B.全部为0 C.不可预料 D.保持不变 24．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容 。 A.全部改变 B.全部为1 C.不确定 D.保持不变 25．一个容量为512×1的静态RAM具有 。 A.地址线9根，数据线1根 B.地址线1根，数据线9根 C.地址线512根，数据线9根 D.地址线9根，数据线512根 26．用若干RAM实现位扩展时，其方法是将 相应地并联在一起。 A. 读/写线 B.数据线 C. 地址线 D. 片选信号线 27．PROM的与陈列（地址译码器）是 。 A.全译码可编程阵列 B