第4章存储器和存储器技术专用课件.pptVIP

第4章 存储器和高速缓存技术 4.1 存储器和存储器件 4.1.1 存储器的分类 4.1 存储器和存储器件 存储器容量以字节为单元，常用的有 210字节=1KB， 220字节=1024KB=1MB， 230字节=1024MB=1GB， 240字节=1024GB=1TB 4.1 存储器和存储器件 在微机中，存储器按8位二进制数（一个字节）编址，每一个单元都有一个地址。 计算机内存采用行列结构。 4.1 存储器和存储器件 ① 易失性 ② 只读性 ③ 存储容量 ④ 速度 ⑤ 功耗 4.1 存储器和存储器件 1. SRAM 由双稳电路构成，存储信息稳定。 速度快，功耗大，容量小。用于存储容量较小的系统中。 4.1 存储器和存储器件 4.1 存储器和存储器件 利用电容存储电荷的原理保存信息，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。 容量高，功耗低，需要刷新。用于大容量的系统中。 4.1 存储器和存储器件 从上一次对整个存储器刷新结束时刻，到本次对整个存储器完成全部刷新一遍为止，这一段时间间隔称为刷新周期。一般为2ms，4ms或8ms。 刷新方法：动态MOS存储器通常采用逐行“读出”方式进行刷新，并且通常采用一次刷新一行存储元的方法。 常用的刷新方式有三种，一种是集中式，另一种是分散式，第三种是异步式。 集中式刷新： 　在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，不进行任何刷新操作。等到需要进行刷新操作时，则暂停读/写或维持周期，逐行且集中地刷新整个存储器，它适用于高速存储器。 ??? [以2116芯片为例]： 假设芯片的信息维持时间为2ms，若采用集中式刷新，则如下图所示： 4.1 存储器和存储器件 刷新 一次刷新过程就是对存储器进行一次读取、放大和再写入。 方法：常用的是“只有行地址有效”。 DRAM控制器 ① 时序功能 ② 地址处理功能 ③ 仲裁功能 4.1 存储器和存储器件 4.1 存储器和存储器件 4.2 存储器的连接 ① 高速CPU和较低速度存储器之间的速度匹配问题。 高速CPU与低速存储器之间的速度如果不匹配，应在CPU访问存储器的周期内插入等待脉冲TW。 　 4.2 存储器的连接 ② CPU总线的负载能力问题。 一个存储器系统，通常由多片存储器芯片组成，需加驱动器。 4.2 存储器的连接 ③ 片选信号和行地址、列地址的产生机制。 存储器往往由多片存储器芯片组成，在CPU与存储器芯片之间必须设有片选择译码电路，一般由CPU的高位地址译码产生片选，而低位地址送给存储器芯片的地址输入端，以提供存储芯片内部的行、列地址。 4.2 存储器的连接 ④ 对芯片内部的寻址方法 用行列矩阵结构对存储单元进行选择，在CPU连接时，通过低位地址线和芯片连接，为芯片提供行地址和列地址。 4.2 存储器的连接 4.2 存储器的连接 全译码法 ? 适用于组合容量较大的存储器 ? 结构复杂 部分译码法 线译码法 ? 适用于容量较小的存储器 ? 结构简单 4.2 存储器的连接 4.2 存储器的连接 4.2 存储器的连接 存储器容量扩展的三种方法 1、位扩展 要求：用1K×4位的SRAM芯片 ? 1K×8位的SRAM存储器 1、位扩展 容量= 210×8位 举例验证: 读地址为0 的存储单元的内容 1、位扩展 要点： （1）芯片的地址线A、读写控制信号WE#、片选信号CS#分别连在一起； （2）芯片的数据线D分别对应于所搭建的存储器的高若干位和低若干位。 2、字扩展 要求： 用1K×８位的SRAM芯片 ? 2K×8位的SRAM存储器 2、字扩展 分析地址： A10用于选择芯片 A9~A0用于选择芯片内的某一存储单元 2、字扩展 容量= 211× 8位 举例验证: 读地址为 0的存储单元的内容 读地址为 10 … 0 的存储单元 的内容 2、字扩展 要点： （1）芯片的数据线D、读写控制信号WE#分别连在一起; （2）存储器地址线A的低若干位连接各芯片的地址线; （3）存储器地址线A的高若干位作用于各芯片的片选信号CS#。 3、字位扩展 需扩展的存储器容量为M× N位 , 已有芯片的容量为L× K位 (LM,KN) 三、主存储器与CPU的连接 1、根据CPU芯片提供的地址线数目，确定CPU访存的地址范围，并写出相应的二进制地址码； 2、根据地址范围的容量，确定各种类型存储器芯片的数目和扩展方法； 3、分配CPU地址线。CPU地址线的低位（数量＝存储芯片的地址线数量）直接连接存储芯片的地址线；CP