第1章 微型计算机基础.pptVIP

模型机的CPU结构，如图所示。 算术逻辑单元ALU(Arithmetic Logic Unit)是执行算术和逻辑运算的装置，它以累加器 AL(Accumulator)的内容作为一个操作数；另一个操作数由内部数据总线供给，可以是寄存器(Register)BL中的内容，也可以是由数据寄存器DR(Data Register)供给的由内存读出的内容等；操作的结果通常放在累加器AL中。 1. CPU的结构 O ALU I2 I1 F PC BL AR DR RAM PLA ID IR AL 内部数据线 DB AB F(Flag)是标志寄存器，由一些标志位组成 。 PC程序计数器，提供要执行的指令的地址。 AR(Address Register)是地址寄存器，由它把要寻址的单元的地址(可以是指令——则地址由PC提供；也可以是数据——则地址要由指令中的操作数部分给定)通过地址总线，送至存储器。 从存储器中取出的指令，由数据寄存器送至指令寄存器IR(Instruction Register)，经过指令译码器ID(Instruction Decoder)译码，通过控制电路，发出执行一条指令所需要的各种控制信息。 2. 存储器 存储器的结构如图所示。它由256个存储单元组成，为了能区分不同的存储单元，对这些存储单元分别编了号，用两位十六进制数表示，这就是它们的地址如00H、01H、02H、…、FFH等；而每一个存储单元可以存放8位二进制信息(通常也用两位十六进制数表示)，就是它们的内容。 00H 12H 34H 56H 78H 00 01 02 03 。。 FF 2 (1) 读操作 若已知在04号存储单元中，存的内容84H，若要把它读出至数据总线上，则要求CPU的地址寄存器先给出地址号04，然后通过地址总线送至存储器，存储器中的地址译码器对它进行译码，找到04号存储单元；再要求CPU发出读的控制命令，于是04号存储单元的内容84H就出现在数据总线上，由它送至数据寄存器DR，如图1-12所示。 (2) 写操作 若要把数据寄存器中的内容26H写入到10号存储单元，则要求CPU的AR地址寄存器先给出地址10，通过地址总线(AB)送至存储器，经译码后找到10号存储单元；然后把DR数据寄存器中的内容26H经数据总线(DB)送给存储器；且CPU发出写的控制命令，于是数据总线上的信息26H就可以写入到10号存储单元中，如图1-13所示。 3. 执行过程 若程序已经存放在内存中，大部分8位机执行过程就是取指(取出指令)和执行（执行指令）这两个阶段的循环。 机器从停机状态进入运行状态，要把第一条指令所在的地址赋给PC，然后就进入取指阶段。在取指阶段从内存中读出的内容必为指令，所以DR把它送至IR，然后由指令译码器译码，就知道此指令要执行什么操作，在取指阶段结束后就进入执行阶段。当一条指令执行完以后，就进入到了下一条指令的取指阶段，这样的循环一直进行到程序结束(遇到停机指令)。 微型计算机工作流程。 1.取指令 2.取源操作数 3.取目的操作数 4.执行指令 取指令 PC+1 译码 送地址 AR 取出 地址 送操 作数 执行 操作 取下一条 指令 PC+1 开始 取指令阶段 执行指令阶段 一个CPU周期 一个CPU周期 一个CPU周期 一个CPU周期 内部存贮器，按照读写方式的不同，分为ROM和RAM两种类型； 输入/输出接口电路是外围设备与微型计算机之间的连接电路，在两者之间进行信息交换的过程中，起暂存、缓冲、类型变换及时序匹配的作用； 总线是CPU与其它各功能部件之间进行信息传输的通道，按所传送信息的不同类型，总线可以分为数据总线DB、地址总线AB和控制总线CB三种类型。 图. 微型机的硬件结构 数据总线DB： 目前常用的为32位。数据在CPU与存储器和CPU与I/O接口之间的传送是双向的，故数据总线为双向总线。 控制总线CB： 它传送各种控制信号，有的是CPU到存储器和外设接口的控制信号，例如存储器请求MREQ#，I/O请求IORQ，读信号RD#，写信号WR#等；有的是由外设到CPU的信号，如8086中的READY以及INT等。 按信号的作用，总线分为三类： 地