6.1基本RS触发器.ppt

第6章 时序逻辑电路 　 6.1.2 “或非”型基本RS触发器 6.1.1 概述 6.1.2 “与非”型基本RS触发器 a.有两个稳定的状态，分别是“1”态和“0”态 。 　　 6.1.1 概述 1.触发器及其特点 触发器(Flip Flop，缩写FF)－－能够记忆二值 信息(“1” 和 “0”)的基本时序逻辑单元电路。 1)概念： 2)分类： 双稳态触发器、单稳态触发器、无稳态触发器( 多谐振荡器)等几种。 3）双稳态触发器特点： b.在输入的触发信号作用下，电路能被置“1”态 或0态。 c.输入信号消失后，电路能保持获得的状态－－具 有记忆能力。 2.触发器现态、次态和时序的概念 现态－－输入信号作用的t 时刻，触发器所处的状态， 用Qn表示 。 次态－－ t 时刻输入信号作用后，触发器获得的新状态， 用Qn+1表示。 时序－－在输入信号作用下，触发器状态更新和演化 过程的时间序列。 6.1.2 “与非”型基本RS触发器 图 7.1.1 结构图 1.电路组成　 Q Q S R 说明： 1. 、 为输入端， 、 为互补输出端。 2. 和 的位置要对应， 和 的位置 要对应，不可变换。 3.触发器的状态有两种，0态和1态 0态： 1态：