CPLD复习题.docxVIP

课堂习题一填空题1、基于EDA软件的FPGA/CPLD设计流程为： 原理图 /HDL文本输入 综合 适配 编程下载 硬件测试。 IP分为软IP 、硬IP 、固IP 。其中用VHDL等硬件描述语言描述的功能块是软IP 。 硬IP提供掩模。 固IP完成了综合的功能块。 将抽象的层次中的一种表述转化成另一种表述的过程称为综合。 EDA的中文含义是电子设计自动化。 在EDA中，IP的中文含义是知识产权。 一个完整的EDA设计是（自地向上/自顶向下）的具体实施过程。 7、仿真工具可以完成两种不同级别的仿真，分别是功能仿真和时序仿真。二、判断题 1、FPGA全称为复杂可编程器件。（错）2、Altera公司生产的器件中，MAX7000系列属 FPGA结构。（错）3、QuartusII是Altera提供的FPGA/CPLD集成开发环境。（对）4、综合可以理解为将软件描述与给定的硬件结构用 电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。（错）三、论述题1、请画图说明FPGA的开发流程.什么叫功能仿真？什么叫时序仿真？两者有什么区别。 时序仿真：接近真实器件运行特性的仿真。 功能仿真：直接对HDL、原理图描述或其他描述形式的逻辑功能进行测试模拟。 区别：（1）时序仿真中已包含了器件硬件特性参数，而功能仿真不涉及任何具体器件的硬件