第五章C66xCorePac.docVIP

第五章 C66x CorePac C66x CorePac的组成： C66x DSP和相关C66x CorePac核； 一级和二级存储器（L1P，L1D，L2） 数据跟踪格式程序（data trace formatter, DTF） 内嵌跟踪缓冲器 （embedded trace buffer） 中断控制 Power down controller 外部存储器控制 扩展存储器控制 专用上电/休眠控制 C66x CorePac提供存储器保护，位宽控制及地址扩展。图5.1所示为C66x CorePac示意图： 5.1 存储器结构 每个TMS320C6678器件的C66x CorePac都包含一个512KB二级存储器（L2），一个32KB一级程序存储器（L1P）和一个32KB数据存储器（L1D），该器件还包含一个4096KB的多核共享存储空间。在C6678上的所有存储器在存储空间上都有相应的地址。 L1P和L1D缓冲器可以通过软件来设置。L1P配置寄存器（L1PCFG）的L1PMODE字段可以配置L1P，L1D配置寄存器（L1DCFG）的L1DMODE字段可以配置L1D。 5.1.1 L1P存储器 区域0是0K bytes,禁止 区域1是32Kbytes，没有等待状态 5.1.2 L1D 存储器 区域0是0K bytes ，禁止； 区域1是32K bytes,没有等待状态； 5.1.3 L2存储器 存储器的总小为4096KB 每个核有512KB 在每个核中的本地起始地址为0 L2存储器可以配置成全SRAM，全4通道相关联存储器，或者两者的结合。L2可配置位缓冲的存储空间的大小是通过L2配置寄存器的L2MODE字段来控制的。图5-4所示位L2配置成SRAM/缓冲可选方式。器件复位后L2默认配置位全SRAM。 在系统中所有的主处理器核都可以全局寻址。此外，局部存储器可以由协处理器通过“别名地址”（aliased addresses）直接访问，其中MSBs都置为0。别名在C66x CorePac中处理，并且允许通用代码在未修改核中运行。例如，地址0C66x CorePac第0核的L2存储器的全局基地址。C66x CorePac 第0核能够访问用地址00访问该地址。而其它核只能用0问。然而，0以被其他核用来访问各自的L2存储器。 对上面提到的第0核，其相应的地址为0第1核为0第2核为0局部地址只能被用来放置共享代码和数据。任何对某一特定核的代码/数据，或者在运行器件被某一核指定的存储空间都只能用全局寻址。 5.1.4 MSMC SRAM C6678的MSMC SRAM特性如下： 存储空间大小为4096KB MSMC SRAM可以配置成L2和/或者L3存储空间 允许外部地址从2GB扩展到8GB 添加了存储保护特性 MSMC SRAM通常被配置成全SRAM。当被配置成L2时，其中内容可以被缓存在L1P和L1D中。当被配置成L3时，它的内容可以被缓存在L2中。对外部存储空间的扩展和存储空间保护的更多细节，参考Multicore Shared Memory Controller (MSMC) for KeyStone Devices User Guide (literature number SPRUGW7). 5.1.5 L3 Memory 片上L3 ROM大小为128KB。ROM中包含了用来引导器件的软件，这一部分不要求块访问ROM。 5.2 存储区保护 存储器保护允许操作系统定义谁有权访问L1D，L1P，和L2。为完成这一功能，L1D，L1P和L2被分为页。L1P有16页，L1D有16页，L2有32页。在C66x CorePac中的L1D，L1P和L2控制器有一组寄存器来定义每页存储器的许可权。 每一页可以配置有全正交用户（fully orthogonal user），和超级用户读，写及执行许可。此外，每一页可以被标志为局部访问或者全局访问。局部访问就是DSP直接访问L1D，L1P和L2，而全局访问由DMA或者其它主系统初始化。注意由DSP计数器编程的EDMA和IDMA是全局访问。对一个受保护器件，页可以被限制为安全访问（默认）或者对公共开放，不安全访问。 器件上的每个DSP核及主处理系统都有一个自己的ID。这个ID可以定义存储页是局部还是全局访问。 AIDx和LOCAL位用来定义页保护配置： 软件会在中断服务程序中处理错误。DSP或者DMA在没有获得允许时访问页将导致： 块访问－读操作返回0 ，写操作被忽略 在一个状态寄存器中捕获初始状态