07数字系统设计的基本步骤1.pptVIP

2000年9月 数字系统设计自动化Digital Design Automation 陈 伟 男 5.数字系统设计的基本步骤和有关技巧 5.1 数字系统设计的一般步骤 5.2 数字系统并发处理的设计 5.3 数字系统的算法描述 5.4 系统结构的选择和设计 5.5 数字系统优化的基本方法 5.6数字系统设计中的几个工程实际问题 5.1数字系统设计的一般步骤 5.2数字系统并发处理的设计 5.3数字系统的算法描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY shift8 IS PORT(clk,a:IN STD_LOGIC; b:OUT STD_LOGIC ); END shift8 ; ARCHITECTURE sample OF shift8 IS COMPONENT dff PORT(d,clk:IN STD_LOGIC; q:OUT STD_LOGIC); END COMPONENT; SIGNAL z:STD_LOGIC_VECTOR(0 TO 8); BEGIN z(0)=a; g1:FOR i IN 0 TO 7 GENERATE dffx:dff PORT MAP (Z(i),clk,z(i+1)); END GENERATE; b=z(8); END sample; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY dff IS PORT(clk,d:IN STD_LOGIC; q:OUT STD_LOGIC ); END dff ; ARCHITECTURE rtl OF dff IS BEGIN PROCESS(clk) BEGIN IF(clkEVENT AND clk=1) THEN q = d; END IF; END PROCESS; END rtl; 2．同一层模块之间的连接 在同一层中的各模块是通过所定义的信号连接起来的。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY moduleA IS PORT(din:IN STD_LOGIC; dout:OUT STD_LOGIC ); END moduleA ; ARCHITECTURE rtl OF moduleA IS … BEGIN … END rtl; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY moduleB IS PORT(din:IN STD_LOGIC; dout:OUT STD_LOGIC ); END moduleB ; ARCHITECTURE rtl OF moduleB IS … BEGIN … END rtl; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY moduleC IS … END moduleC ; ARCHITECTURE rtl OF moduleC IS … COMPONENT moduleA PORT(din:IN STD_LOGIC; dout:OUT STD_LOGIC); END COMPONENT; COMPONENT moduleB PORT(din:IN STD_LOGIC; dout:OUT STD_LOGIC); END COMPONENT; SIGNAL sigab,sigba:STD_LOGIC; … BEGIN … U3:moudelA PORT MAP(sigab, sigba); U4:moudelB PORT MAP(sigba, sigab); END rtl; 3．函数和过程的调用 在上一层模块调用下一层模块时可以用上面已说明的PORT MAP语句，同样，根据需要也可以使用函数语句(FUNCTION)和过程语句(PROCEDURE)。此时，下层模块应写成函数或过程并放在包集合中。 5.4.4 系统模块之间的通信 1.模块间一般的通信握手协议 2．同步通信控制 5.4.5 数字系统结构的选择