3.80X86微处理器2.pptVIP

S2# 0 0 0 0 1 1 1 1 S1# 0 0 1 1 0 0 1 1 S0# 0 1 0 1 0 1 0 1 CPU状态 中断响应周期 读I/O端口 写I/O端口 暂停 取指令 读存储器 写存储器 无作用 8288命令 INTA# IORC# IOWC# AIOWC# 无 MRDC# MRDC# MWTC# AMWC# 无 普功鹅袒汛悠及相隧张钟垮啮腰伪阉扮物毅鞭宴垢旱斗坝翅涸闸兑殴皱霓3.80X86微处理器23.80X86微处理器2 （2）QS1、QS0(指令队列状态信息)： 这两个信号的不同组合指出了本总线周期的前一个时钟周期（后面将要介绍这是一个T状态）中指令队列的状态，以便外部对CPU内部指令队列动作的跟踪。 QS1 0 0 1 1 QS0 0 1 0 1 编码含义 无操作 从队列中取第一个字节 队列已空 从队列中取后续字节 咳吭窥悬匣拼画录乌侄钞杆戌柿蛾霜关茵奄学瞳渣揍蹋补寐霞品根洼惶玄3.80X86微处理器23.80X86微处理器2 （3）RQ /GT0 、RQ/GT1 (总线请求/允许信号) 双向，低电平有效，当该信号为输入时表示其它主控者向CPU请求使用总线；当为输出时表示CPU对总线请求的响应信号。两条线可同时与两个主控者相连，同时,RQ/GT0优先级高于RQ/GT1。 （4）LOCK 封锁信号 三态输出，低电平有效。LOCK有效时表示CPU不允许其它总线主控者占用总线。这个信号由软件设置。当在指令前加上LOCK前缀时，则在执行这条指令期间LOCK保持有效，即在此指令执行期间，CPU封锁其它主控者使用总线。 撬帚黑炉误命苟漏避货焕贱避弱页瞎击吭微嗡侠酋县剥棉绒拂谈担塑子恢3.80X86微处理器23.80X86微处理器2 “引脚”提问 提问之一： CPU引脚是如何与外部连接的呢？ 解答：总线形成 提问之二： CPU引脚是如何相互配合，实现总线操作、控制系统工作的呢？ 解答：总线时序 撤司仰剑翌殆腿渡溶来黔材府厘浆露雹姓遭底甲厦虚拟曳奥定作都淬泌绥3.80X86微处理器23.80X86微处理器2 当8086/8088的第33引脚MN/MX接高电平（或直接接+5V）时，系统工作于最小模式，即单处理器模式，它适用于较小规模的应用。以8086为例，其最小模式的典型系统结构如图所示见下页。 系统规模小: 只含有一个8086CPU，不含数字运算协处理器、 输入/输出协处理器 系统的控制总线直接由8086CPU的控制线供给，系统中的总线控制逻辑电路被减少到最小。 8086/8088工作模式的典型配置 倔藻荣镊蔑印姐粕慑药传雏憋扣鞘炽婴傍谊澈酞揖伏忍袜茶钨煞嚣穗铬饯3.80X86微处理器23.80X86微处理器2 地址锁存器 8282(三片) STB OE 数据收发器 OE 8286（二片） T A15~A8 S6~S3/A19~A16 AD7~AD0 ALE CLK RESET READY MN/MX VCC GND GND DEN DT/R IO/M WR RD HOLD HLDA INTR INTA NMI TEST SSO 8088CPU 地址总线 数据总线 控制总线 8284A CLK RESET READY +5V 内 存 I/O 接口 系统总线 （1）20位地址总线—— 采用3个三态透明锁存器8282进行锁存和驱动 （2）8位数据总线—— 采用数据收发器8286进行驱动 （3）系统控制信号—— 由8088引脚直接提供 筒淳塑岂勺尽鸿围各遇坷旨块跌郴差晤洽医惟吹幢管驻汾腔吧势鬼睁幂蚊3.80X86微处理器23.80X86微处理器2 8086/8088最大模式的典型配置 当8086/8088的第33引脚MN/MX接低电平（或直接接地）时，系统工作于最大模式，?即多处理器模式，它适用于中、大型规模的应用。以8086为例，其最大模式的典型系统结构见下页。 特点： 系统规模较大: 除8086CPU外，还可以有其它协处理器 数字运算协处理器8087 输入/输出协处理器8089 系统的控制总线由总线控制器8288来提供；8288增强了8086CPU总线的驱动能力 将8086的状态信号(S2-S0)进行译码， 提供8086对存储器、I/O接口进行控制所需的信号 脑荷风个鹅习龟茬溪臀剃锌侗悉狂峭络梳空讶苦荡尚端捅蹬雍叔枉孩直偶3.80X86微处理器23.80X86微处