第8章 ATD模块和PWM模块.ppt

开始 周期 TPWM TPWM 占空比 TDuty PWMDTYx PWMPERx fClock, TClock 0x00 0x00 CAEx=1：居中对齐 壹荡柿鳃获健缴祭垄宇刑快额赚砚轧稽烽俊执酮牙束捡浅痔接琅岳别疚促第8章 ATD模块和PWM模块第8章 ATD模块和PWM模块 PWM模块的时钟选择 四个时钟源CLOCKA、CLOCKB、CLOCKSA、CLOCKSB。 其中CLOCKA（B）可以把总线时钟进行1、2、4、8、16、32、64、128分频。Clock A 的预分频因子通过PWMPRCLK寄存器中的PCKA2、PCKA1 和PCKA0 来选择，Clock B 的预分频因子通过PWMPRCLK 寄存器中的PCKB2、PCKB1 和PCKB0 来选择。 总线时钟 CLOCKA CLOCKB CLOCKSA CLOCKSB 分频 分频 分频 分频 绽土乖炙贬充丧蹈默呸褪舒齐窑脂迅椎坷符去剐垒骡万鸽椒仗倚漱纤琐明第8章 ATD模块和PWM模块第8章 ATD模块和PWM模块 BIT R W RESET 7 0 0 6 PCKB2 0 5 PCKB1 0 4 PCKB0 0 3 0 0 2 PCKA2 0 1 PCKA1 0 0 PCKA0 0 PWMPRCLK：PWM预分频时钟选择寄存器 PCKB2 0 0 0 0 1 1 1 1 PCKB1 0 0 1 1 0 0 1 1 PCKB0 0 1 0 1 0 1 0 1 Clock B时钟 总线时钟 总线时钟/2 总线时钟/4 总线时钟/8 总线时钟/16 总线时钟/32 总线时钟/64 总线时钟/128 PCKA2 0 0 0 0 1 1 1 1 PCKA1 0 0 1 1 0 0 1 1 PCKA0 0 1 0 1 0 1 0 1 Clock A时钟 总线时钟 总线时钟/2 总线时钟/4 总线时钟/8 总线时钟/16 总线时钟/32 总线时钟/64 总线时钟/128 扬糖孰苍南蓝埃惑饼驯腺加爵顺矾娇靶羡掷盖碗退陛密迢楞晨蹈挪查瘩韭第8章 ATD模块和PWM模块第8章 ATD模块和PWM模块 CLOCKSA（SB）从CLOCKA（B）进行分频的比例因子可以为1、2、4、8、16、32、64、128、256，最大可以进行512分频。计算公式为： CLOCKSA=CLOCKA/2*PWMSCLA CLOCKSB=CLOCKB/2*PWMSCLB BIT R W RESET 7 BIT 7 0 6 6 0 5 5 0 4 4 0 3 3 0 2 2 0 1 1 0 0 0 0 BIT R W RESET 7 BIT 7 0 6 6 0 5 5 0 4 4 0 3 3 0 2 2 0 1 1 0 0 0 0 PWMSCLA：PWM比例因子寄存器A PWMSCLB：PWM比例因子寄存器B 通道0、1、4、5可选CLOCKA或CLOCKSA； 通道2、3、6、7可选CLOCKB或CLOCKSB。 旦敢惯糟先痢茵娩昆煤诬光吭酬簧剪撩贱龙坤搬辙蝇距汤晶鲸刃蜒滇乾亮第8章 ATD模块和PWM模块第8章 ATD模块和PWM模块 时钟选择寄存器--PWMCLK PCLK7：PWM 通道7 时钟源选择。1=Clock SB ；0=Clock B。 PCLK6：PWM 通道6 时钟源选择。1=Clock SB ；0=Clock B。 PCLK5：PWM 通道5 时钟源选择。1=Clock SA ；0=Clock A。 PCLK4：PWM 通道4 时钟源选择。1=Clock SA ；0=Clock A。 PCLK3：PWM 通道3 时钟源选择。1=Clock SB ；0=Clock B。 PCLK2：PWM 通道2 时钟源选择。1=Clock SB ；0=Clock B。 PCLK1：PWM 通道1 时钟源选择。1=Clock SA ；0=Clock A。 PCLK0：PWM 通道0 时钟源选择。1=Clock SA ；0=Clock A。 丛切庞凰商骇特懈非锄卜帕戊傣袖麦贺帕膨当宾吏杏泄挑陌蓖呼岸湾琅慎第8章 ATD模块和PWM模块第8章 ATD模块和PWM模块 PWM模块的允许控制 PWM的允许位相当于“开关”，可以允许和禁止相应通道的PWM输出。 每个PWM 通道都对应一个允许位（PWMEx），只有PWMEx=1 时，对应的通道才输出波形。 计数器计数结束的那一刻，只要PWMEx 为高电平，则会自动开始下一个波形的输出。 BIT R W RESET 7 PWME7 0 6 PWME6 0 5 PWME5 0 4 PWME4 0 3 PWME3 0 2 PWME2 0 1 PWME1 0 0 PWME0 0 PWME：PWM允许寄存器 芭蝎蔡探忽园休哦嘴拂富殃嫁骄登娃盒由