选择正确的超低静态电流LDO稳压器供参习.docVIP

选择正确的超低静态电流LDO稳压器供参习.doc

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
选择正确的超低静态电流LDO稳压器供参习

目前有许多应用皆使用低压降稳压器(通常称为 LDO),因为其简单又低价,能针对由较高输入电压降压所产生的输出电压进行调节。 除此之外,与切换式稳压器相比,线性 LDO 稳压器产生的杂讯超低。    虽然如此,为了保持低系统功耗,此类稳压器亦需具备超低静态电流 (IQ),同时提供优异的动态效能,确保达到稳定、无杂讯的电压轨,以便驱动 IC 负载,例如微处理器、FPGA 以及系统板上的其他元件。    实际情况中,超低 IQ 和良好的动态响应特性并没有绝对关系。 实际上,具有相同 IQ 电流规格的两个相似 LDO 在动态效能上可能会大不相同。 根据 ON Semiconductor 的应用说明1,这两个要求通常是彼此排挤,因此对於功率 IC 设计人员来说是一大挑战。 因此,目前市面上没有多少 LDO 能同时满足这两种要求。    偏压超低 IQ LDO   根据 On Semi,影响超低 IQ LDO 稳压器动态效能的两大因素分别是元件制造时所用的制程技术以及相关的电路设计。 先进的制程,例如 CMOS 或 BiCMOS 皆可针对功率元件进行最佳化达到低功耗和高速效能,动态效能则视电路设计而定。 ON Semiconductor 的功率 IC 设计人员结合这两种技术,达成优异成果。 除了提供超低 IQ 以及优异的线路和负载暂态,其 LDO 更具有超低输出杂讯以及高电源拒斥比 (PSRR) 特性。    其他供应商亦具有类似的先进技术,包括 Linear Technology Corp.、Maxim Integrated Products 以及 Texas Instruments 等。 为了因应多种电池供电式行动应用,这些 LDO 供应商皆打造具有高 PSRR、超低杂讯和快速暂态响应特性的超低 IQ LDO。    传统上来说,超低 IQ CMOS LDO 具有恒定偏压机制,能在可用的输出电流范围内保持恒定的接地电流 (IGND) 消耗量。 根据定义,IQ 会决定 IGND。 ON Semiconductor 的 MC78LC 即是此类元件的良好范例,IGND(或 IQ)为 1.5 μA。 根据 ON Semi 工程师在应用说明的说明,恒定偏压的主要缺点在於动态效能相对较差,包括负载与线路暂态、PSRR 和输出杂讯。 ON Semi 建议采用较大的输出电容调校此效能。 图 1 指出将输出电容 (COUT) 从 1 增加至 100 μF,藉此改善 LDO MC78LC 负载暂态过冲和下冲。    ON Semiconductor MC78LC 的负载暂态过冲与下冲 图 1:输出电容 (COUT) 从 1 增加到 100 μF,大幅改善 MC78LC 的负载暂态过冲和下冲。    表 1 精确指出三种不同输出电容值的过冲与下冲幅度。 可发现使用较大的 100 μF 输出电容後,暂态幅度大幅降低。   表 1:三种不同输出电容 COUT 值之下,MC78LC的暂态幅度。    使用较大输出电容时,LDO 的暂态幅度会随着大幅降低,趋稳时间也会跟着增加。 此外,应用说明也建议,使用较大的输出电容时,有必要在 VIN 和 VOUT 引脚之间提供外部逆向保护二极体, 这可保护 LDO 稳压器,在输入电压突然下降时,不会让多余逆向电流流入内部 PMOS 本体二极体。 然而,ON Semiconductor 的产品行销工程师 Pawel Holeksa 也警告,提升 COUT 并不保证会达到所需效能。 此外,较大的输出电容和外部防护二极体会增加成本和方案尺寸。    低杂讯、高 PSRR   因此,为了克服恒定偏压的限制,On Semiconductor 研发出采用智慧偏压机制的 LDO。 新款 LDO 会依照输出电流的比例改变接地电流或 IQ 电流,提升恒定偏压 LDO 相对不良的动态表现。 NCP4681 和 NCP4624 就是两个例子,分别具有典型值 1 μA 和 2 μA 的静态电流。 图 2 说明这些超低 IQ LDO 所用的概念,IGND 电流会随着输出电流成比例上升。 此外,亦可发现 IGND 在 IOU 大於 2 mA 时会开始上升。    ON Semiconductor 的 NCP4681 和 NCP4624 图 2:NCP4681 和 NCP4624 超低 IQ LDO 的接地电流 IGND 会随着输出电流成比例上升。    相较於恒定 IGND LDO,NCP4681/NCP4624 稳压器的规格表中指出,比例偏压 LDO 的电源拒斥比 (PSRR) 和负载暂态效能大幅提升。 相较之下,NCP4681 的 PSRR 规格在 100 Hz 且 IOUT 为 30 mA 时约提升 15 dB

文档评论(0)

dart004 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档