教学大纲-FPGA及硬件描述语言.docVIP

《FPGA与硬件描述语言 课程名称：FPGA与硬件描述语言FPGA and hardware description language 课程类别：实践教学课 学 分： 4 学 时：68 课程简介： FPGA与硬件描述语言该课程主要讲授数字逻辑电路的基本知识、基本理论和基本分析、设计方法，并利用现代EDA技术的verilog和Multisim进行数字逻辑电路分析与设计，它起到由专业基础课向专业课过渡的承上启下的作用。本课程的教学任务是通过本课程的理论学习，使学生掌握有关数字逻辑的基本理论，熟悉数字逻辑电路基本器件的电路结构、功能和使用方法，掌握数字逻辑电路的分析方法和设计方法。通过课堂教学演示环节及课程设计，使学生掌握利用Verilog和EDA工具进行数字逻辑电路设计的方法. 课程内容： 1.概论：EDA设计方法以及FPGA/CPLD特点 2.层次建模的概念 3.基本概念 4.模块和端口 5.门级建模 6.数据流建模 7.行为级建模 8.任务与函数 9.实用建模技术 10.时序和延迟 11.开关级建模 12.用户自定义原语 先修课程：《C语言程序设计》、《数字逻辑电路》 适用专业：电子信息技术 教材（暂定）：《Verilog HDL 数字设计与综合》(美)Sanir Palnitkar译者:?夏宇闻 胡燕祥 刁岚松 参考教材： 《Verilog HDL(第二版) 》 《FPGA开发全攻略》，张国斌 《Verilong 具体课程内容与安排 概述 课程介绍 学习重点及学习方法 EDA技术及发展IEEE标准 EDA设计流程及优点 常用EDA工具 电子设计自动化系统软件与器件 数字系统设计方法 九节 FPGA/CPLD的特点及发展 （一）采用多媒体，讲解与演示相结合 （二）内容及基本要求 主要内容： 【重点掌握】：FPGA/CPLD的优缺点，采用硬件描述语言(Verilog HDL)的设计流程。 【掌握】：EDA设计流程方法及数字系统设计方法的比较和优点，自顶向下的设计方法； 【了解】：EDA工具的发展以及特点， 【一般了解】：EDA技术及发展 第二章 层次建模的概念 自底向上和自顶向下设计方法 模块的基本概念 第三节 四种不同的描述方式第四节 逻辑仿真的构成 （一）采用多媒体，讲解与演示相结合 （二）内容及基本要求 主要内容： 【重点掌握】：数字电路自顶向下设计方法以及模块相关内容的学习； 【难点】：自顶向下以及自底向上的设计思路； 第三章 verilog基本概念 模块的结构 数据类型及其常量和变量 运算符及表达式 （一）采用多媒体，讲解与演示相结合 （二）内容及基本要求 主要内容：verilog基本语法和结构 【重点掌握】：基本语法和概念以及词法约定 【掌握】：各种数据类型 【了解】：系统任务和编译指令 【一般了解】： 【难点】：各类寄存器数据类型 第四章 模块和端口 模块 端口列表 端口声明 第四节 端口连接规则 端口与外部信号的连接 层次命名 （一）采用多媒体，讲解与实验相结合 （二）内容及基本要求 主要内容：verilog的模块定义、组成部分以及端口列表以及声明和端口连接。 【了解】：verilog标示符的层次引用 【重点掌握】：模块各部分的定义和应用 【难点】：端口连接的命名规则 第五章 门级建模 第一节 门的类型 第二节 门延迟 （一）采用多媒体，讲解与实验相结合 （二）内容及基本要求 主要内容：verilog如何用门级对实际电路做硬件电路建模 【重点掌握】：门的类型与延迟，门级建模的具体设计电路 【掌握】： 上升、下降和关断延迟 以及最小/典型/最大延迟 【难点】：门级建模的具体电路实现 第六章 数据流建模 第一节 连续赋值语句assign 第二节 延迟 第三节 表达式、操作符和操作数 第四节 操作符类型 （一）采用多媒体，讲解与演示相结合 （二）内容及基本要求 主要内容：连续赋值语句以及使用数据流结构对实际电路的数字电路建模。 【重点掌握】：连续赋值的定义及应用；操作符的类型 【掌握】： 延迟的概念和应用 【难点】：用数据流语句设计电路，掌握门级建模与数据流建模的区别 第七章 行为级建模 第一节 结构化过程语句 第二节 过程赋值语句第三节 条件语句第四节 多路分支语句第五节 循环语句第六节 顺序块和并行块第七节 生成块 （一）采用多媒体，讲解与实验相结合 （二）内容及基本要求 主要内容：行为级建模的语法以及结构 【重点掌握】： 在实际电路中进行行为级建模以及时序控制机制 【掌握】：行为级建模的语法和语句，always、initial，阻塞和非阻塞以及过程性