第二章 8086系统结构.ppt

第二章 8086系统结构 2-1 8086CPU结构 2-2 8086CPU的引脚及其功能 2-3 8086存储器组织 2-4 8086CPU的系统配置 2-5 8086CPU的时序 由于制造工艺的限制，微处理器结构受以下限制： 引脚数限制 芯片面积限制 器件速度限制 16位微处理器的特点： 引脚功能复用 单总线 可控三态电路 总线分时复用 2-1 8086CPU结构 一、8086CPU的内部结构 1.总线接口部件BIU(Bus Interface Unit) BIU的功能：地址形成、取指令、指令排队、读/写操作数和总线控制。 BIU提供了16位双向数据总线和20位地址总线 BIU的组成 ： 16位段地址寄存器 16位指令指针寄存器 20位物理地址加法器 6字节指令队列 总线控制逻辑 （4） BIU的基本工作原理 （*） 16位段地址寄存器： CS------代码段寄存器 DS------数据段寄存器 ES------附加段寄存器 SS------堆栈段寄存器 16位指令指针寄存器IP:存放下一条要执行指令的偏移地址。 20位物理地址加法器：将16位逻辑地址变换成存储器读/写所需要的20位物理地址，实际上完成地址加法操作。 2.指令执行部件EU(Execution Unit) 指令执行部件的功能：完成指令译码和执行指令的工作。 指令执行部件的组成：算术逻辑运算单元ALU 标志寄存器PSW 寄存器组 EU控制器 指令执行部件的工作过程（*） 二、寄存器结构 例子1：代码段寄存器CS存放当前代码段基地址，IP指令指针寄存器存放了下一条要执行指令的段内偏移地址，其中CS＝2000H，IP＝003AH。通过组合，形成20位存储单元的寻址地址为2003AH。 20000H + 003AH --------------- 2003AH 5.标志指针寄存器 条件标志 (1)CF ----进位标志位，运算中最高位有进位为1，无进位为0 (2)PF ----奇偶校验位，运算结果低8位有偶数个1为1，奇数个为0 (3)AF ----辅助进位标志位，低4位向高4位有进位为1，无进位为0 (4)ZF ----全零标志位，运算结果为0， ZF=1；否则 ZF=0 (5)SF ----符号标志位，运算结果为负数时为1，否则为0 (6)OF ----溢出标志位，运算结果溢出为1，否则为0 运算结果为-23EBH 标志位CF=0,PF=0,AF=0,ZF=0,SF=1,OF=0 状态控制标志 (7)TF ----单步标志位 (8)IF ----中断标志位 (9)DF ----方向标志位 2-3 8086存储器组织 一、存储器地址的分段 1.存储器地址的分段 存储器中是以字节为单位存储信息的，每个存储单元必须有唯一的地址来确定。 8086/8088系统有20根地址，寻址空间为1MB字节，即对存储器寻址要20位物理地址。 8086为16位机，CPU内部寄存器只有16位，可寻址64KB。为了能寻址1MB存储空间，引入了分段的新概念。 2.物理地址的形成 将段地址放在段寄存器中称为－－段基址 偏移地址－－段内“偏移地址”指出了从段地址开始的相对偏移位置。 逻辑地址：存储器的任一个逻辑地址由段基址和偏移地址组成。 物理地址：存储器的绝对地址，是CPU访问存储器的实际寻址地址，由逻辑地址变换而来。 物理地址=段基址*16（或10H)+偏移地址 3.逻辑地址的来源 二、8086存储体的分体结构 8086系统中，存储器是分体结构，1M字节的存储空间分成两个512K字节的存储体。这种分体结构也是为了和8位机相兼容。 一个是偶数地址存储体，一个是奇数地址存储体，两个存储体采用字节交叉编址方式。 8086存储器分体结构恰好将高8位和