第二章‘C5000DSP硬件结构.pptVIP

’C54X的结构特点 多总线结构，三组16-bit数据总线和一组程序总线 40-bit算术逻辑单元（ALU），包括一个40-bit的桶形 移位器和两个独立的40-bit累加器 17x17-bit并行乘法器，连接一个40-bit的专用加法器， ’C54X的结构特点 可用来进行非流水单周期乘/加（MAC）运算 比较、选择和存储单元（CSSU）用于Viterbi运算器的加/比较选择 指数编码器在一个周期里计算一个40-bit累加器值的指数值 两个地址发生器中有八个辅助寄存器和两个辅助寄存器算术单元（ARAUS） ’C54X的结构特点 数据总线具有总线保持特性 C548,549,5402,5410等具有扩展寻址方式，最大可寻址扩展程序空间为8Mx16-bit C54X可访问的存储器空间最大可为192Kx16-bit（64K程序存储器，64K数据存储器和64KI/O存储器） 支持单指令循环和块循环 ’C54X的结构特点 存储块移动指令提供了更好的程序和数据管理 支持32-bit长操作数指令，支持两个或三个操作数读指令，支持并行存储和并行装入的算术指令，支持条件存储指令及中断快速返回指令 软件可编程等待状态发生器和可编程的存储单元转换 ’C54X的结构特点 连接内部振荡器或外部时钟源的锁相环（PLL）发生器 支持8-或16-bit传送的全双工串口