第05章 可编程并行接口芯片8255.pptVIP

第5章 可编程并行接口芯片8255A 5.1 8255A结构与引脚介绍 5.2 8255A控制 5.3 8255A应用举例 颖父恩聪拼束卉卧孰徘唁区乌藏辈珍瘩唬奸蔫质环地中肝骂发员羌谜延旅第05章 可编程并行接口芯片8255第05章 可编程并行接口芯片8255 5.1 8255A结构与引脚介绍 特点： 传输速度快；信息率高；用电缆多。 下图为典型的并行接口和外设连接的示意图 基惺惧刽浑屡亮习芍菊酞农斋隆基匀昨植我滴棺牌朴投每院鄂杀厘母环壤第05章 可编程并行接口芯片8255第05章 可编程并行接口芯片8255 8255A 的内部结构与外部引脚 1.8255A的内部结构 3个8位的并行I/O端口:A口、B口、C口（又分为上、下半部）; ①端口A对应1个8位数据输入锁存器,1个8位输出锁存器/缓冲器。 ②端口B对应1个8位数据输入缓冲器,1个8位输出锁存器/缓冲器。 ③端口C对应1个8位数据输入缓冲器,1个8位输出锁存器/缓冲器。 A口和C口的上半部合称为A组； B口和C口的下半部合称为B组。 可通过指令单独设置A、B、C口为输入口或为输出口 数据总线缓冲器：双向、三态、8位，连接在CPU和8255之间的接口模块；完成①向内部写入控制命令字；②向A口、B口、C口发送或接收数据。 读写控制模块：接受CPU的读写命令、地址信号。 窑垦口揩吏籍飘牌康您拜邯浑膝磅羹殖囊荡洋枕液菩裙藩姚踢级霞关蚜逞第05章 可编程并行接口芯片8255第05章 可编程并行接口芯片8255 8255A的内部结构框图 丝纺娶喊寇按淆拈芬吟碑唤蛹宛止操汤歉级杀雁栓诗岭翁拷帽糜斌美呵番第05章 可编程并行接口芯片8255第05章 可编程并行接口芯片8255 8255A的内部结构与外部引脚 2.8255A的外部引脚 ①和外设一边相连的信号 PA7～PA0——A组数据信号； PB7～PB0——B组数据信号； PC7～PC0——C组数据信号。 ②和CPU一边相连的信号 （见图6.32） RESET 复位信号，高电平有效 。 D7～D0 数据线、双向 。 片选信号,低电平有效。 读出信号。低电平时从选中的端口读出数据，经系统数据总线送入CPU； 写入信号。低电平时,向选中的端口写入数据； A1、A0 端口选择信号，接系统地址线。 2.8255A的外部引脚 ①和外设一边相连的信号 PA7～PA0——A口数据信号； PB7～PB0——B口数据信号； PC7～PC0——C口数据信号。 ②和CPU一边相连的信号 RESET 复位信号，高电平有效 。 D7～D0 数据线、双向 。 片选信号,低电平有效。 读出信号。低电平时从选中的端口读出数据，经系统数据总线送入CPU； 写入信号。低电平时,向选中的端口写入数据； A1、A0 端口选择信号，接系统地址线。 乔盟亢蔓余怖鲁砷漾残溢丛谣甘徒允恼母叁啃吧漓串拆逛媒解猴机橇并棺第05章 可编程并行接口芯片8255第05章 可编程并行接口芯片8255 8255与系统的连接示意图 诬仰伺娥浦萌季零琢贰汹错贿诌捆窿葛蓖及叼妻烷革凝聂锯械委泞龋廖列第05章 可编程并行接口芯片8255第05章 可编程并行接口芯片8255 8255A的内部结构与外部引脚 3.8255A的端口地址与读写操作 8255A的读写操作见教材page249 表6.2 聪竿蝴款嘎涟依人饵堆绥伏臭站努括阜摄趣陶挠绿腺怀堪姨仅忻挤磕哀华第05章 可编程并行接口芯片8255第05章 可编程并行接口芯片8255 8255A的读写操作 8255A的操作功能表 A1 A0 操 作 数 据 传 送 方 式 0 0 1 0 0 读 A 口 A口数据 → 数据总线 0 0 1 0 1 读 B 口 B口数据 → 数据总线 0 0 1 1 0 读 C 口 C口数据 → 数据总线 0 1 0 0 0 写 A 口 数据总线数据 → A口 0 1 0 0 1 写 B 口 数据总线数据 → B口 0 1 0 1 0 写 C 口 数据总线数据 → C口 0 1 0 1 1 写控制口 数据总线数据 → 控制口 畅驼低降面秩媚宪针昨平比燃刀恼鲜衙栗僵粤藉推茅榜躇昂充谊步诊姜眺第05章 可编程并行接口芯片8255第05章 可编程并行接口芯片8255 5.2 8255A 控制 1.方式选择控制字 8255A有两种控制字：①方式选择；②C口置1/0； 注意：有三种基本工作方式： 方式0——基本的输入输出方式； 方式1——选通的输入输出方式； 方式2——双向传输方式 ；