EDA实验报告5计数器设计.docVIP

下载本文档

39
0
约1.18千字
约 3页
2017-02-15 发布于重庆
举报
版权申诉

EDA实验报告5计数器设计.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA实验报告5计数器设计

EDA实验5 计数器设计一、实验目的计数器是实验中最为常用的时序电路模块之一，本实验的主要目的是掌握使用HDL描述计数器类型模块的基本方法。二、实验仪器 EDA开发软件一套微机一台实验开发系统一台三、实验说明计数器是数字电路系统中最基本的功能模块之一，设计时可以采用原理图或HD语言完成。下载验证时的计数时钟可选用连续或单脉冲，并用数码管显示计数值。四、实验要求设计一个带有计数允许输入端、复位输入端和进位输出端的十进制计数器。编制仿真测试文件，并进行功能仿真。下载并验证计数器功能。为上述设计建立元件符号。五、实验过程 1.源程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY counter IS PORT (CLK,RST,EN : IN STD_LOGIC; CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC ); END counter; ARCHITECTURE behave OF counter IS BEGIN PROCESS(CLK, RST, EN) VARIABLE CQI : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RST =1 THEN CQI := (OTHERS = 0); ELSIF CLKEVENT AND CLK = 1 THEN IF EN = 1 THEN IF CQI 1001 THEN CQI := CQI + 1; ELSE CQI :=(OTHERS = 0 ); END IF; END IF; END IF; IF CQI = 1001 THEN COUT = 1 ; ELSE COUT = 0 ; END IF; CQ = CQI; END PROCESS; END behave; 2．实验结果