第2章_EDA设计流程及其工具.pptVIP

2.1 FPGA／CPLD设计流程 2.5 EDA及其工具软件演示 EDA核心——工具软件 SYSTEMVIEW EWB PROTEL ORCAD MaxplusⅡ Microwind 信号与系统设计与仿真 Systemview ——动态系统仿真 例题：方波信号分解与频谱测量 电路设计与仿真1 ——Electronic Workbench 5.0 例题：555计时电路的振荡器 电路设计与仿真2 ——PROTEL SCHEMIT 例题：555电路 电路设计与仿真2 ——PROTEL PCB 电路设计与仿真3 ——Orcad Capture 例题：OP07集成电路设计与仿真 电路设计与仿真3 ——Orcad Layout 可编程逻辑系统设计——Maxplus2 集成电路版图设计与仿真——MICRIWIND 2.6 主要技术名词集中解释 CAD、ECAD EDA SOC/SOPC IP core PLD Time to Market ASIC ASSP LAYOUT PCB EDA EDA (Electronic Design Automation 电子设计自动化）就是利用计算机作为工作平台进行电路自动化设计的技术。 CAD——计算机辅助设计； ECAD——计算机辅助电子设计 SOC/SOPC （System-on-Chip，系统芯片）就是将系统的全部功能模块集成到单一半导体芯片上。 SOC IP Core IP（Intellectual Property，知识产权）核 包括软IP、固IP和硬IP。 软IP用计算机高级语言的形式描述功能块的行为，不涉及电路和元件； 固IP是完成了综合的功能块，有较大的设计深度，以网表的形式提交客户使用； 硬IP提供设计的最终阶段产品。 PLD PLD（Programming Logic Device，可编程集成电路）是半定制的提供用户编程的数据逻辑电路 CPLD（Complex PLD）和 FPGA （Field Programmable Gate Array），其集成规模一般在1000门以上。目前FPGA规模已经达到近5亿个门。 ASIC ASIC（Application Specific IC，专用集成电路）就是按照特定的使用目的设计的集成电路。 为了满足特定的需要，往往需要按照自己的想法、自己的架构、自己的设计方案、创造自己的芯片。这就是ASIC。这是设计自主产权的产品的最好方法。 Time to Market——面市周期 产品开始设计到进入市场的时间周期。 面市周期已经成为激烈的市场竞争中的一个重要指标。 ASSP ASSP (Application Specific Standard Product，专用标准产品)，使用先进的半导体设计、装配和应用技术作成的集成电路产品.具有各种高级的功能适应包含无线通信、网络、图象处理和HDTV等应用场合。 例如：锁相环、功率管理器等 PCB——印制电路板 LAYOUT——IC版图 　核的分类和特点 时序性能无保证, 由使用者确定 可修改设计,与具体实现技术无关 行为级或RTL 级HDL源码 软件(soft core) 关键路径时序可控制 部分功能可以修改, 采用指定的实现技术 HDL 源码和与实现技术有关的网表 固核(firm core) 时序性能有保证 不能修改设计, 必须采指定实现技术 预定义的已布局布线的模块 硬核(hard core) 时序性能可预测性 使用灵活性 定义 特点/类型 * * 第2章 EDA设计流程及其工具 EDA技术实用教程 第2章 EDA设计流程及其工具 本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后就MAX+plusII的基本情况和EDA重用模块IP作一简述。 原理图/VHDL文本编辑 综合 FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序与功能 门级仿真 1、功能仿真 2、时序仿真 逻辑综合器 结构综合器 1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程 功能仿真 2.1 FPGA／CPLD设计流程 应用于FPGA/CPLD的EDA开发流程: 2.1.1 设计输入(原理图／HDL文本编辑) 1. 图形输入 状态图输入 波形图输入 原理图输入 在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图 2. HDL文本输入 将使用了某种硬件描述语言(HDL)的电路设计文本， 如VHD