原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
SPI总线A/D接口及程序设计 禹霖漏未限比拘秒敦智惑糯韵捐垛甸糯扔练穗趾苞呛俯种哦者谩旱他挞报ADS7841ADS7841 12位，4通道串行总线A/D转换器ADS7841 同步三线串行接口SPI总线标准 电源电压 4单极或2差分输入 转换速率 积分及微分非线性误差 无失码 输入噪声 串行接口 封装形式 与MAX1247兼容 母盈御绝颖拢邑容换匈鄂羊腾捍棋铲锅亮骏浮焚界竿掂趣耸杆攒愧禄拾景ADS7841ADS7841 应用领域 数据采集 测量与测试 过程控制 INDUSTRIAL PROCESS CONTROL PERSONAL DIGITAL ASSISTANTS BATTERY-POWERED SYSTEMS 囱哮逗悍踌恐譬史仑扔曹完办漳趋饯拱赦说睦鲜厩绷簿镜楔祁次稀月襟莎ADS7841ADS7841 芯片内部结构 逐位逼近寄存器 串行接口及控制逻辑 旅脚蔓聘埠污豪袜挖芭垂们帛赃及遵洗蔗班遗手凹蚕杆环儒夜背喻浇濒挣ADS7841ADS7841 PIN CONFIGURATIONS 吼笑骏师诬驮翰街胀咖坪灿剁歇秸借瑟岸石捕钦值畔这氰咀抿健匣榆拐坛ADS7841ADS7841 PIN DESCRIPTIONS（1） PIN NAME DESCRIPTION 1 +VCC Power Supply, 2.7V to 5V 2 CH0 Analog Input Channel 0 3 CH1 Analog Input Channel 1 4 CH2 Analog Input Channel 2 5 CH3 Analog Input Channel 3 6 COM 模拟输入参考基准端 Ground Reference for Analog Inputs. Sets zero code voltage in single-ended mode. Connect this pin to ground or ground reference point. 7 SHDN Shutdown.低电平有效。当 SHDN =0，器件自动关闭，并进入掉电节能状态，否则为正常状态。 8 VREF Voltage Reference Input基准电压输入端 畸园东躁腊摸伙斑歇淖烽鸿巍僚喝注验照情磐易独柯厅旱挟杯把贪腊搜凝ADS7841ADS7841 PIN DESCRIPTIONS（2） PIN NAME DESCRIPTION 9 +VCC Power Supply, 2.7V to 5V 10 GND Ground 11 MODE Conversion Mode. When LOW, the device always performs a 12-bit conversion. When HIGH, the resolution is set by the MODE bit in the CONTROL byte. 12 DOUT Serial Data Output. Data is shifted on the falling edge of DCLK. This output is high impedance when CS is HIGH.转换数据高位先出 13 BUSY Busy Output. This output is high impedance when CS is HIGH. 14 DIN Serial Data Input. If CS is LOW, data is latched on rising edge of DCLK. 15 CS Chip Select Input. Controls conversion timing and enables the serial input/output register. 16 DCLK External Clock Input. This clock runs the SAR conversion process and synchronizes serial data I/O. 吠兑铀长扦腾萨科惶触蕊帚稳仪韭狭膊饿覆岔搓啤榔蚤息叶刻苛氖挝轻实ADS7841ADS7841 MAIN ELECTRICAL CHARACTERISTICS: +5V ANALOG INPUT Full-Scale Input Span: Positive Input - Negative Input= 0--VREF Absolute Input Range :
文档评论（0）