数字电子信号 第5章.ppt

3．有输入信号的一般时序逻辑电路的设计举例 （3）状态化简。 原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图: （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。 （6）求出状态方程、驱动方程和输出方程。 列出D触发器的驱动表、画出电路的次态和输出卡诺图。 根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图： 由各驱动卡诺图可得电路的驱动方程： （7）画逻辑图。根据驱动方程和输出方程，画出逻辑图。 （8）检查能否自启动。 一、顺序脉冲发生器 1000 0100 0010 0001 优点：结构简单; 缺点：使用的触发器数目较多，还需采用能自启动的反馈逻辑电路。 方法一： 由环形计数器实现 方法二：小规模计数器+译码器实现 第 5 章　时序逻辑电路 方法二：小规模计数器+译码器实现 第 5 章　时序逻辑电路 缺点：由于竞争冒险的存在，输出端可能会产生干扰尖峰脉冲 小规模实现电路较为复杂 方法三：集成计数器+译码器实现 第 5 章　时序逻辑电路 方法三：集成计数器+译码器实现 第 5 章　时序逻辑电路 CT74LS160(162)的计数态序表 0 0 0 0 10 1 0 0 1 9 0 0 0 1 8 1 1 1 0 7 0 1 1 0 6 1 0 1 0 5 0 0 1 0 4 1 1 0 0 3 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 Q0 Q1 Q2 Q3 计 数 器 状 态 计数顺序 0 0 0 0 16 1 1 1 1 15 0 1 1 1 14 1 0 1 1 13 0 0 1 1 12 1 1 0 1 11 0 1 0 1 10 1 0 0 1 9 0 0 0 1 8 1 1 1 0 7 0 1 1 0 6 1 0 1 0 5 0 0 1 0 4 1 1 0 0 3 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 Q0 Q1 Q2 Q3 计 数 器 状 态 计数顺序 CT74LS161(163)的计数态序表 二、序列信号发生器 序列信号：在同步脉冲的作用下，按一定周期循环的一组二进制信号。 如111011101110…，每隔4位重复一次1110，称为4位序列脉冲信号。 第 5 章　时序逻辑电路 序列信号发生器：产生序列信号的电路 序列脉冲信号广泛用于数字设备测试、通信和遥控中，作为识别 信号或基准信号等。 [例] 设计一个脉冲序列为 10100 的序列脉冲发生器。 即在输入脉冲作用下，周期性地依次输出数码“1、0、1、0、0”。 解：设计步骤 　　由于上述 5 个状态中无重复状态，因此不需要进行状态化简。 S0 S1 S2 / 1 / 0 S3 S4 / 1 / 0 / 0 (1) 根据设计要求设定状态，画状态转换图。 　　由于串行输出脉冲序列为 10100，故电路应有 5 种工作状态，将它们分别用 S0、S1 、??? 、S4 表示；将串行输出信号用 Y 表示，则可列出下图所示的状态转换图。 方法一：基于小规模触发器设计实现 (2) 状态分配，列出状态转换编码表。 将电路状态用二进制码进行编码，通常采用自然二进制码。采用的码位数 n 与电路状态数 N 之间应满足　　　 2n≥N 2n-1 　　由于电路有 5 个状态，因此宜采用三位二进制代码。现采用自然二进制码进行如下编码：S0 = 000，S1 = 001，???，S4 = 100，由此可列出电路状态转换编码表如下： 0 0 0 0 0 0 1 S4 0 0 0 1 1 1 0 S3 1 1 1 0 0 1 0 S2 0 0 1 0 1 0 0 S1 1 1 0 0 0 0 0 S0 Y Q0n+1 Q1n+1 Q2n+1 Q0n Q1n Q2n 输出 次　 态 现　　态 状态转换顺序 (3)根据状态转换编码表求输出方程和状态方程。 10 Q2n Q1n Q0n 0 1 00 01 11 × × 0 1 0 0 × 0 Q2n Q1n Q0n 0 1 00 01 11 × × 0 0 1 0 × 1 10 10 Q2n Q1n Q0n 0 1 00 01 11 × × 0 0 0 1 × 1 10 Q2n Q1n Q0n 0 1 00 01 11 × ×