第三章场效应管放大电路讲解.ppt

⑵ vDS对iD的影响 假设vGS=0，当vDS=0时，iD=0。 g d s N P+ P+ 耗尽层 vGS=0 随着vDS的接入并逐渐增加，一方面沟道电场强度加大，有利于漏极电流iD增加； N沟道的电位从源端到漏端是逐渐升高的，所以在从源端到漏端的不同位置上，栅极与沟道之间的电位差不等，离源极越远，电位差越大，加到该处PN结的反向电压也越大，耗尽层越向N型硅中心扩展。 另一方面，在由源极经沟道到漏极组成的N型半导体区域中，产生了一个沿沟道的电位梯度。 g d s N P+ P+ 耗尽层 vGS=0，vDS|VP|时的情况 + - vDS VDD iD迅速增大 耗尽层向N型硅中心扩展，使靠近漏极处的导电沟道比靠近源极要窄，导电沟道呈楔形。 iD/mA vDS/V IDSS |VP| 0 vGS=0 预夹断 因此增加vDS，又产生了阻碍漏极电流iD提高的因素。 在vDS较小时，导电沟道靠近漏端区域仍较宽，这时阻碍的因素是次要的，故iD随vDS升高几乎成正比地增大，如右图输出特性曲线的上升段。 g d s N P+ P+ 耗尽层 vGS=0，vDS=|VP|时的情况 + - vDS VDD iD趋于饱和 A 当vDS继续增加，使漏栅间的电位差加大，靠近漏端电位差最大，耗尽层最宽。当两耗尽层在A点相遇时，称为预夹断，此时耗尽层两边的电位差用夹断电压VP来描述。 在预夹断点A处： 沟道在A点预夹断后，随着vDS上升，A点将向源极方向延伸。 g d s N P+ P+ 耗尽层 vGS=0，vDS|VP|时的情况 + - vDS VDD iD饱和 A 由于夹断处场强也增高，仍能将电子拉过夹断区(即耗尽层)，形成漏极电流iD。在从源极到夹断处的沟道上，沟道内电场基本上不随vDS改变而变化。因此，iD基本上不随vDS增加而上升，漏极电流趋于饱和。 iD/mA vDS/V IDSS |VP| 0 vGS=0 预夹断 iD/mA vDS/V 0 vGD=vGS-vDS=VP 预夹断点 0.2 0.6 0.8 0.4 4 8 12 16 20 -0.8 -0.4 vGS=0 预夹断轨迹 若栅源极间接一可调负电源，则改变栅源电压vGS，可得一族曲线。 ① JFET栅极、沟道之间的PN结是反向偏置的，因此，其iG≈0，输入电阻的阻值很高。 ② JFET是电压控制电流器件，iD受vGS控制。 ③ 预夹断前，iD与vDS呈近似线性关系；预夹断后，iD趋于饱和。 P沟道JFET工作时的电源极性与N沟道JFET相反。 结论 动画vGS 和vDS对沟道的控制作用 动画N沟道JFET的输出特性 动画N沟道JFET的转移特性 3.3.2 JFET的特性曲线及参数 1. 输出特性 iD/mA vDS/V 0 vGD=vGS-vDS=VP 预夹断点 0.2 0.6 0.8 0.4 4 8 12 16 20 -0.8 -0.4 vGS=0 预夹断轨迹 截止区(夹断区) 可变电阻区 (线性区) 饱和区(放大区) ① 截止区(夹断区) ② 可变电阻区(线性区) ③ 饱和区(放大区) vGSVP，iD= 0。 VP vGS≤0，vDS≤vGS-VP。 VP vGS≤0，vDSvGS-VP。 2. 转移特性 0.1 0.4 0 -2 -1 iD/mA vGS/V -1.5 -0.5 0.2 0.3 0.5 vDS=20V 10V 5V 2V 1V 当vDS大于某一数值后(例如5V)，不同vDS的转移特性曲线是很接近的，此时可认为转移特性重合为一曲线。 3. 主要参数 3.3.3 JFET放大电路的小信号模型分析法 1. JFET的小信号模型 + - + - g d s 低频模型 + - + - g d s FET共源极接法时的双口网络 当FET用在高频或脉冲电路时，极间电容的影响不能忽略，此时FET需用高频模型表示。 2. 应用小信号模型法分析JFET放大电路 ⑴ 电压增益 + + g d s T + - + - + + - g d s 小信号等效电路 + - - 通常rds远大于负载电阻，故此时可认为rds开路。 + + - g d s 小信号等效电路 + - - ⑵ 输入电阻 ⑶ 输出电阻 例5.3.1 如图，设 JFET的 且 试确定Q点。 解： 解得 设JFET工作在饱和区 由于ID不应大于IDSS(=0.5mA)， 因此ID= 0.31mA 因此JFET的确工作在饱和区，假设正确。 * 3.1.3 P沟道MOSFET