第章INTELX系列微处理器.pptVIP

4.6.2总线分离与缓冲 8086/8088CPU 的地址总线和数据总线分时复用，然而IBM PC/XT机系统总线的地址总线和数据总线不是分时复用的，因此需要解决这一问题。 利用 8 位锁存驱动器 Intel 8282 和 8 位双向数据收发器 Intel 8286 可以实现总线分离，并提高总线的负载能力。 一、系统地址总线的产生 锁存器实现系统地址总线 8086CPU最小工作模式下系统地址总线的形成 二、系统数据总线的产生 数据收发器形成数据总线 8086CPU 最小工作模式下数据地址总线的形成 4.6.3最小工作模式下控制核心单元的组成 4.7 8086/8088 最大工作模式及其系统结构 4.7.1总线控制器 8288 4.7.2最大工作模式下控制核心单元的组成 4.7.1 总线控制器 8288 在最小工作模式下，总线控制信号由CPU本身产生，在最大工作模式下总线控制信号由总线控制器8288产生。 8288根据CPU在执行指令时提供的状态信号 ， ， ，产生满足定时关系的存储器和I/O的读写信号及地址锁存和数据收发控制信号。 4.7.2最大工作模式下控制核心单元的组成 4.8 8086/8088 总线时序 4.8.1 时钟周期、总线周期和指令周期 4.8.2 存储器与 I/O 的读操作总线时序 4.8.3 存储器与 I/O 的写操作总线时序 4.8.1时钟周期、总线周期和指令周期 8086/8088 CPU 采用同步控制方式，因此必须具有基准时钟信号，该信号的周期称为时钟周期。时钟周期是CPU的基本时间计量单位，它由计算机主频决定，例如8086主频为5MHz，则时钟周期为200ns。 CPU执行一个总线（读/写）操作所需要的时间称为总线周期。或者说，总线周期是CPU从存储器或I/O端口存取一个字节(或一个字)所需要的时间。按照数据传输方向来分，总线操作可以分为总线读操作和总线写操作。总线读操作是指CPU从存储器或I/O端口读取数据；总线写操作是指CPU将数据写入存储器或I/O端口。8086/8088CPU的一个基本的总线周期由4个时钟周期组成。 CPU执行一条指令所需要的时间称为指令周期。8086/8088 CPU 完成一条指令需要一个或若干个总线周期。 4.8.2存储器与I/O的读操作总线时序 4.8.3存储器与I/O的写操作总线时序 4.9 INTEL80286 到 Pentium CPU 4.9.1 80286 4.9.2 80386 4.9.3 80486 4.9.4 Pentium (奔腾) 图4.3 标志寄存器 图4.5 8086/8088物理地址的产生 4.6.3最小工作模式下控制核心单元的组成 4.8.2存储器与I/O的读操作总线时序 4.8.3存储器与I/O的写操作总线时序 作业 P69 1、5、6、7、9、19、20 占空比(Duty Ratio)在电信领域中有如下含义： 　　在一串理想的脉冲周期序列中（如方波），正脉冲的持续时间与脉冲总周期的比值。 * 4.4.1总线接口部件BIU BIU负责完成微处理器内部与外部(内存储器和I/O端口)的信息传送，即负责取指令和存取数据。 BIU由以下5个部分组成： 4个16位的段寄存器：CS、DS、SS和ES，分别用于存放当前代码段、数据段、附加段和堆栈段的段基地址。 16位指令指针IP：用于存放下一条要执行的指令的偏移地址。 20位物理地址加法器：用于将来自于段寄存器的16位段地址左移4位后与来自于IP寄存器或EU提供的16位偏移地址相加，形成一个20位的物理地址。 6/4字节的指令队列：用于存放预取的指令,减少等待时间,避免取指令和取操作数发生冲突,从而提高运行效率。 总线控制逻辑：用于产生并发出总线控制信号，以实现对存储器和I/O端口的读／写控制。它将CPU的内部总线与16位的外部总线相连，是CPU与外部进行数据交换的通路。 4.4.2执行部件EU 执行部件EU的功能就是负责指令的执行。 EU由以下几部分组成： 算术逻辑单元ALU：ALU完成16位或8位的二进制数的算术/逻辑运算，绝大部分指令的执行都由ALU完成。在运算时，数据先传送至16位的暂存寄存器中，经ALU处理后，运算结果可通过内部总线送入通用寄存器或由BIU存入存储器。 标志寄存器FLAGS：它用来反映CPU最后一次运算结果的状态特征或存放控制标志。FLAGS为16位，其中7位未用。 通用寄存器组：它包括4个数据寄存器AX、BX、CX、DX，其中AX又称累加器，4个地址指针和变址寄存器，即基址寄存器BP、堆栈指针寄存器SP、源变址寄存器SI和目的变址寄存器DI。 EU控制系统：它接收从BIU中指令队列取