集成电路CAD实验报告.docx

集成电路CAD实验报告姓名：席悦学号：2120503018 班级：微电子31班实验目的：通过设计一个简单的缓冲器的原理图到最终的版图，对Cadence的Composer，Analog Design Environment，Virtuoso，Assura等各大功能模块逐一了解，使学生掌握模拟集成电路设计的总体流程，为日后的学习、工作打下坚实的基础。实验项目：缓冲器的设计：在配置好Cadence之后，进入Cadence的CIW界面。为设计一个完整的缓冲器，首先需要设计一个反相器。利用Cadence的电路编辑工具Composer-Schematic绘制如下图所示的inverter电路：之后利用此inverter Schematic 构建如下图所示的inverter Symbol：我们知道，一个Buffer是由两个Inverter组成，利用前边构建Inverter Schematic的方法，画出缓冲器Buffer的电路原理图：其中的反相器直接调用之前做好的Inverter的Symbol。同样的，利用此缓冲器的原理图生成相应的缓冲器Symbol图：之后构建仿真电路，对所设计的Buffer电路进行电路仿真（ADE）。仿真电路图如下：在仿真过程中，我们分别采用tt，ss，ff工艺角进行仿真，得到了如下的波形图和仿真数据：tt工艺角：其相应数据参数为：Marker,/I5/V1,/OUT,/INM0:Y,900mV,900mV,900mVx[0],111.36ps,778.31ps,50psx[1],5.1063ns,5.9952ns,5.05nsss工艺角：其相应数据参数为：Marker,/I5/V1,/OUT,/INM0:Y,900mV,900mV,900mVx[0],121.55ps,927.99ps,50psx[1],5.1155ns,6.1676ns,5.05nsff工艺角：其相应数据参数为：Marker,/I5/V1,/OUT,/INM0:Y,900mV,900mV,900mVx[0],103.43ps,653.72ps,50psx[1],5.0984ns,5.8613ns,5.05ns分析总结：通过对不同工艺角的仿真，可以清晰的看到ss的上升延迟和下降延迟时间最长，而ff的上升延迟和下降延迟最短，而tt工艺角是上升延迟和下降延迟的典型值。仿真结束之后，利用Cadence的Virtuoso工具，进行Buffer缓冲器的Layout版图绘制。其中，Buffer的第一级inverter反相器采用常规的栅结构，而第二级inverter反相器采用栅插指结构，分别绘制两个inverter反相器的版图，然后将其进行连接构成所需要的Buffer反相器。最终的版图如下：版图绘制完成之后，需要对其进行一系列的检查，以确保其符合版图设计规则并与所设计的电路原理图所相对应。即进行DRC设计规则检查和LVS版图和原理图一致性检验。经过一系列调试修改之后，所得版图与电路原理图通过LVS和DRC检验。之后对版图的寄生参数进行提取，即进行Assura RCX，得到如下图的RCX结果： 最后，利用Cadence的层次化工具Hierarchy来管理所做的设计，并对比寄生参数提取前后的结果。不带寄生参数的原理图仿真：其相应数据参数为：Marker,/I5/V1,/OUT,/INM0:Y,900mV,900mV,900mVx[0],111.36ps,778.31ps,50psx[1],5.1063ns,5.9952ns,5.05ns带寄生参数的原理图仿真：其相应数据参数为：Marker,/I5/V1,/OUT,/INM0:Y,900mV,900mV,900mVx[0],118.05ps,804.35ps,50psx[1],5.1114ns,5.9946ns,5.05ns总结分析：通过计算，我们可以得到如下结果：不带寄生参数仿真时，上升时间为728.31ps，下降时间为945.2ps。带寄生参数仿真时，上升时间为754.35ps，下降时间为944.6ps。由此可见，寄生参数的存在使得反相器的上升时间有所增加，而下降时间有所降低。二极管的I-V特性：利用Cadence所含analogLib库中所含的元件，搭建二极管I-V特性测试电路图，如下图所示：对该电路进行ADE仿真，对vin进行dc分析，电压范围从0-1.8V，得到如下图所示的二极管I-V特性曲线：由图像可以看出，该二极管的阈值电压大约是0.6V左右。BJT和MOS晶体管的I-V特性：同样利用Cadence所含analogLib库中所含的元件，搭建BJT管I-V特性测试电路图，如下图所示：首先将vce固定在1.5V，对vbe进行dc分析，电压范围从0-1.8V，观察流过基级的电流Ib，可以得到如下图所示的仿真