chp4存储器-2.ppt

3.4 只读存储器和闪速存储器 一、只读存储器 ROM叫做只读存储器。它工作时只能读出，不能写入。然而其中存储的原始数据，必须在它工作以前写入。只读存储器由于工作可靠，保密性强，在计算机系统中得到广泛的应用。主要有两类： 掩模ROM：掩模ROM实际上是一个存储内容固定的ROM，由生产厂家提供产品。 可编程ROM：用户后写入内容，有些可以多次写入。 一次性编程的PROM 多次编程的EPROM和EEPROM。 3.4 只读存储器和闪速存储器 1、掩模ROM的阵列结构和存储元 3.4 只读存储器和闪速存储器 2、掩模ROM的逻辑符号和内部逻辑框图 3.4 只读存储器和闪速存储器 3、可编程ROM EPROM叫做光擦除可编程可读存储器。它的存储内容可以根据需要写入，当需要更新时将原存储内容抹去，再写入新的内容。 3.4 只读存储器和闪速存储器 这种EPROM出厂时为全“1”状态，使用者可根据需要写“0”。EPROM允许多次重写。抹去时，用40W紫外灯，相距2cm，照射几分钟即可。 3.4 只读存储器和闪速存储器 EEPROM存储元 EEPROM，叫做电擦除可编程只读存储器。这种存储器在出厂时，存储内容为全“1”状态。使用时，可根据要求把某些存储元写“0”。 EEPROM允许改写上千次，改写（先抹后写）大约需20ms，数据可存储20年以上。 3.4 只读存储器和闪速存储器 4、闪速存储器 FLASH存储器也翻译成闪速存储器，它是高密度非失易性的读/写存储器。高密度意味着它具有巨大比特数目的存储容量。非易失性意味着存放的数据在没有电源的情况下可以长期保存。 FLASH存储元在EPROM存储元基础上发展起来的。它由单个MOS晶体管组成，除漏极D和源极S外，还有一个控制栅和浮空栅。 3.4 只读存储器和闪速存储器 编程操作：实际上是写操作。所有存储元的原始状态均处“1”状态，这是因为擦除操作时控制栅不加正电压。编程操作的目的是为存储元的浮空栅补充电子，从而使存储元改写成“0”状态。如果某存储元仍保持“1”状态，则控制栅就不加正电压。 读取操作：控制栅加上正电压。浮空栅上的负电荷量将决定是否可以开启MOS晶体管。如果存储元原存1，可认为浮空栅不带负电，控制栅上的正电压足以开启晶体管。如果存储元原存0，可认为浮空栅带负电，控制栅上的正电压不足以克服浮动栅上的负电量，晶体管不能开启导通。 擦除操作：所有的存储元中浮空栅上的负电荷要全部洩放出去。为此晶体管源极S加上正电压，这与编程操作正好相反。 3.4 只读存储器和闪速存储器 FLASH存储器的阵列结构 在某一时间只有一条行选择线被激活。读操作时，假定某个存储元原存1，那么晶体管导通，与它所在位线接通，有电流通过位线，所经过的负载上产生一个电压降。这个电压降送到比较器的一个输入端，与另一端输入的参照电压做比较，比较器输出一个标志为逻辑1的电平。如果某个存储元原先存0，那么晶体管不导通，位线上没有电流，比较器输出端则产生一个标志为逻辑0的电平。 3.5 并行存储器 由于CPU和主存储器之间在速度上是不匹配的，这种情况便成为限制高速计算机设计的主要问题。为了提高CPU和主存之间的数据传输率，除了主存采用更高速的技术来缩短读出时间外，还可以采用并行技术的存储器。 解决途径 多个存储器并行工作并行访问和交叉访问 设置各种缓冲器通用寄存器 采用分层的存储系统Cache（第6节） 3.5 并行存储器 一、双端口存储器 1、双端口存储器的逻辑结构 双端口存储器：同一个存储器具有两组相互独立的读写控制电路。由于进行并行的独立操作，因而是一种高速工作的存储器，在科研和工程中非常有用。 2、无冲突读写控制 当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制(CE)和输出驱动控制(OE)。读操作时，端口的OE(低电平有效)打开输出驱动器，由存储矩阵读出的数据就出现在I/O线上。 3、有冲突读写控制 当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了BUSY标志。在这种情况下，片上的判断逻辑可以决定对哪个端口优先进行读写操作，而对另一个被延迟的端口置BUSY标志(BUSY变为低电平)，即暂时关闭此端口。 3.5 并行存储器 4、有冲突读写控制判断方法 (1)如果地址匹配且在CE之前有效，片上的控制逻辑在CEL和CER之间进行判断来选择端口(CE判断)。 (2)如果CE在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口(地址有效判断)。