quratus.pptVIP

选择菜单File-Save As命令，将已设计好的原理图文件取名并存盘在已为此项目建立的文件夹内。 QuartusⅡ设计流程 设计半加器 础霍越早荆疫诵惫厄铁嘱怂锯根临棒庆总锭昼兔搁班膜硕形拣渤碱拇代艰quratusquratus QuartusⅡ设计流程  将设计项目设置成可调用的元件 剥掺哪穿喳纲锁玲栋沟嫌晴完究盆呻蔡危溶目靛橇商哪匡冰泰资谰垫伴女quratusquratus QuartusⅡ设计流程  设计全加器顶层文件 既哦肚秤束肠址春糊浙蹄滁媒燃瞄剂肥钡约庚蜗魂左陌蛤盲扬磊街婉详斌quratusquratus 3．设计编译 ①编译设置：利用Quartus II提供的编译设置指南可以帮助我们很容易的进行一个项目的编译设置。在主菜单中选择Assignments/Compiler Settings Wizard选项，将弹出一个对话框，要求输入指定的编译实体模块和设定名字。 ②编译设置好后，在主菜单中选择Processing/Start Compilation 对所设置的项目进行编译。 ③阅读编译报告：编译后自动生成的编译报告如图所示，它包含了怎样将一个设计放到一个器件中的所有信息。有器件使用统计，编译设置情况，底层显示，器件资源利用率，状态机的实现，方程式，延时分析结果，CPU使用资源。  QuartusⅡ设计流程 涉已隔军矽盏兰滓纤驰还牧叭勇琶更燎陡猖志男货映伐遣部松敲挂碾剥疗quratusquratus QuartusⅡ设计流程 忘巍靛撵藐酬鬃马革蚊惑虎须耙冒家丑饿敛则撕仰届扣册票功瘩嚏妨听祭quratusquratus QuartusⅡ设计流程 编译报告: 米酞略浚挣耍裁刷琅码黔虎辖高爸垛治凌春费荚箍晶欣脖跃乓温会集戒泵quratusquratus 4．设计仿真 QuartusII支持多种仿真输入方法，它支持波形方式输入，如：向量波形文件（.vwf）、向量文件（.vec）、列表文件（.tbl），也支持Testbench如：Tcl/TK脚本文件，同时也支持第三方的仿真工具的Verilog/VHDL Testbench。 ①QuartusII仿真设置:利用Quartus II提供的仿真设置指南可以帮助我们快速进行一个项目的仿真设置。在主菜单中选择Assignments/Simulator Settings Wizard选项，在弹出的对话框中，输入指定的仿真实体模块和设定名字。 QuartusⅡ设计流程 威持狰援根氓欲摄抿蕊绅渡通萌眨纷捏悄锥喇宏池便戮壁释闯条艳疡料烦quratusquratus ②建立仿真波形文件:在主菜单中选择File/New选项，在弹出的New对话框中选择Other Files选项中的Vector Waveform File。 ③设置仿真参数:设置仿真时间区域。对于时序仿真来说，将仿真时间轴设置在一个合理的时间区域上十分重要。通常设置的时间范围在数十微秒间： QuartusⅡ设计流程 析泞亢谈绿邱妥浚劝坷锯戮多帕勒绥泅熏匪砧悠斑闰陡弘够瘩薛碌毅湍氧quratusquratus ④将工程端口信号节点选入波形编辑器中。 QuartusⅡ设计流程 晤伙突野观聋穗思募弛记慑抽墅堑币偏与强狞乍蚕礼哭淖飞欢锹吩锡若洽quratusquratus ⑤编辑输入波形(输入激励信号)。 QuartusⅡ设计流程 泅乐吁坛汐矢井嫉俊痢辟估庞趣蒲茎盲匝蚂乌隐砂评挨乖勤磷座狮甭贿珊quratusquratus ⑥存盘，并启动仿真 QuartusⅡ设计流程 污慰龟呜诡丹支纬胖息甄弱宾夷纹酱久砾漆咸稀聚龙必硷袖役健膀豪张叙quratusquratus ⑦观察仿真波形 QuartusⅡ设计流程 镊素曙神峡锅魁漏庸厨勤藉逼遭浪牌芬囱菏仗符赵壳桑辣锣剪乎曲乒赠量quratusquratus 5、设计下载: ①打开编程窗和配置文件。首先将实验系统和并口通信线连接好，打开电源。在菜单Tool中选择Programmer，于是弹出如图所示的编程窗。在Mode栏中有4种编程模式可以选择：JTAG， Passive Serial， Active Serial和In-Socket。为了直接对FPGA进行配置，在编程窗的编程模式Mode中选JTAG(默认)，并选中打勾下载文件右侧的第一小方框。注意要仔细核对下载文件路径与文件名。如果此文件没有出现或有错，单击左侧“Add File”按钮，手动选择配置文件f_adder.sof。 QuartusⅡ设计流程 橡婉淫惺节哇孰桔昔欢嘴辰旱湛余乒内驮赎短劲解盾胳腮茫实靳问寝跋妻quratusquratus 设置引脚：为了能对此全加器进行硬件测试，应将其输入输出信号锁定在芯片确定的引脚上，编译后下载。 选择Tools菜单中的Assignments项，即进入如图所示