第2章 ARM7体系结构.pptVIP

2.3 ARM内核框图 地址寄存器 寄存器组 31*32位寄存器 （6个状态寄存器） 地址增加器 乘法器 桶形移位器 32位ALU 写数据寄存器 指令管线读数据寄存器 Thumb指令译码器 指令译码 和 控制逻辑 ADDR[31:0] CLK CLEN CFGBIGEND nIRQ nFIQ nRESET ABORT LOCK WRITE SIZE[1:0] PROT[1:0] TRANS[1:0] DBG输出 DBG输入 CP控制 CP握手 WDATA[31:0] RDATA[31:0] 扫描调试 控制 咬卯英螟乱虹啊靳赞也厢筑钳滓迷稿扒泡蛀惠厢跺蚜蜀窘炒函挪葱歧谤脉第2章 ARM7体系结构第2章 ARM7体系结构 2.3 ARM功能框图 ARM7TDMI-S 处理器 LOCK CLK CLKEN nIRQ nFIQ nRESET CFGBIGEND DBGRQ DMORE DBGINSTRVAILD DBGBREAK DBGACK DBGnEXEC DBGEXT[1] DBGEXT[0] DBGEN DBGCOMMTX DBGCOMMRX DBGRNG[0] DBGRNG[1] DBGTCKEN DBGTMS DBGTDI DBGnTRST DBGTDO DBGnTDOEN ADDR[31:0] WDATA[31:0] RDATA[31:0] ABORT WRITE SIZE[1:0] PROT[1:0] TRANS[1:0] CPnTRANS CPnOPC CPnMREQ CPSEQ CPTBIT CPnI CPA CPB 同步的扫描调 试访问接口 存储器接口 存储器管理接口 协处理器接口 时钟 中断 总线控制 仲裁 调试 加唾裸佐径廓亩蹈卯钒垄吗颐乃涝绅腹澜颧哭集眩紊属窘候图禄蝉桐芬澎第2章 ARM7体系结构第2章 ARM7体系结构 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 6.ARM内部寄存器 7.当前程序状态寄存器 8.ARM体系的异常、中断及其向量表 9.ARM体系的存储系统 钦庸叙扇陀呀妒成誊唱昏躇挟光浇秒趣脸魄承署荡廉窜屑吭辽娘蛮逻腮呈第2章 ARM7体系结构第2章 ARM7体系结构 2.4 ARM处理器状态 处理器状态 ARM7TDMI处理器内核包含2套指令系统，分别为ARM指令集和Thumb指令，并且各自对应1种处理器的状态： ARM状态：32位，处理器执行字方式的ARM指令，处理器默认为此状态； Thumb状态：16位，处理器执行半字方式的Thumb指令。 注意：两个状态之间的切换并不影响处理器模式或寄存器内容。 播谁棒蛹咆潦婶棉辟鹰曾静呢哇秩渝吾灯曼萨廓纂拽钢领散玻怒诵热倒江第2章 ARM7体系结构第2章 ARM7体系结构 2.4 ARM处理器状态 状态切换的一个例子 地址最低位为0，表示切换到ARM状态 使用BX指令将ARM内核的操作状态在ARM状态和Thumb状态之间进行切换。 ARM指令集 Thumb 指令集 CODE32 LDR R0, =Lable+1 BX R0 CODE16 Lable MOV R1, #12 CODE16 LDR R0, =Lable BX R0 CODE32 Lable MOV R1, #10 地址最低位为1，表示切换到Thumb状态 跳转地址标号 执行完BX指令，处理器切换到Thumb状态，开始执行Thumb指令 程序代码 指令集关系（功能上） 从ARM状态切换到Thumb状态的程序代码如下： 从Thumb状态切换到ARM状态的程序代码如下： 执行完BX指令，处理器切换到ARM状态，开始执行ARM指令 虽竖酮乏柞身找甘堪动象舒盯帖境席悟岛拦辛戎鲍夸钒话饼巢巾兵湘糠岁第2章 ARM7体系结构第2章 ARM7体系结构 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 6.ARM内部寄存器 7.当前程序状态寄存器 8.ARM体系的异常、中断及其向量表 9.ARM体系的存储系统 锻抱盔爆筋糯颜绞性什俄沧睦雇漏帜痈狰虱夏调晒森治橇燥切闪捞钮酥矢第2章 ARM7体系结构第2章 ARM7体系结构 2.5 ARM处理器模式 简介 ARM体系结构支持7种处理器模式，分别为：用户模式、快中断模式、中断模式、管理模式、中止模式、未定义模式和系统模式。这样的好处是可以更好的支持操作系统并提高工作效率。ARM7TDMI完全支持这七种模式。 * 野截热吾位卜鹅张剧荧冬忻