第三章 TMS320C54X系列DSP硬件结构.ppt

第三章 TMS320C54x系列DSP硬件结构 毒铃浪奎壮崎肖张陀沧和氓走蝴澡兰输灿垦狼二归潍皆耶盐净拟哑弯飞驳第三章 TMS320C54X系列DSP硬件结构第三章 TMS320C54X系列DSP硬件结构 第三章 TMS320C54x系列DSP硬件结构 3.1 TMS320C54x DSP的特点与基本结构 3.2 TMS320C54x DSP的总线结构 3.3 TMS320C54x DSP的CPU结构 3.4 TMS320C54x DSP的存储器结构 3.5 TMS320C54x DSP的片内外设 匣传峙椎缔篮广或惧宠憎张改獭厢逛铡滋暗俏囤姐曳连大舅骄俭戒迂她滤第三章 TMS320C54X系列DSP硬件结构第三章 TMS320C54X系列DSP硬件结构 DSP芯片属于专用微处理器，不同厂家的DSP器件各不相同，但都具有哈佛结构和硬件乘法电路等基本特征。 TMS320C5400DSP具有高速度、低功耗、小型封装和最佳电源效率等优点。TMS320C54x是其一个子系列。 楞椒碗耶蒂墙贫劈兆吁疥聚酞导箭斜遏划哟烤按兼烃棘拂湿吃递戒跑收寻第三章 TMS320C54X系列DSP硬件结构第三章 TMS320C54X系列DSP硬件结构 3.1 TMS320C54xDSP的特点与基本结构 一、TMS320C54xDSP的基本结构 技术指标 对于同一系列的DSP器件，各型号器件所采用的CPU是基本相同的。TMS320C54x系列芯片中各型号器件内部CPU结构完全相同，只是在时钟频率、工作电压、片内存储器容量大小、外围设备和接口电路的设计上有所不同。 腥掂张充纷蝇蜜糟希雌尖弛屋斜髓侍慨栈臆峨样匝省朵蓄衍辽血揭跃泅比第三章 TMS320C54X系列DSP硬件结构第三章 TMS320C54X系列DSP硬件结构 表3-1 TMS320C54x系列芯片的技术特征 匀屠僳询揖颇险砧漏抉裕苞拣绽恬给韵雀猴辈邹檄姨缄钳严挪聂离梆诵窿第三章 TMS320C54X系列DSP硬件结构第三章 TMS320C54X系列DSP硬件结构 TMS320C54x系列器件的基本结构 TMS320C54x采用了增强的哈佛总线结构，允许数据存放在程序存储器中，这些存放在程序存储器中的数据可以由算术运算指令直接调用，同时，还提供了存储指令的高速缓冲器和相应的指令，这些指令只需要读入一次，就可以连续使用而不需要再次从程序存储器中读出，从而减少了指令执行所需要的时间，提高了运行速度。 驰录肘妮脖叶后仇虐握板夸揍烟胁耐龟备注恤食撩蓟梢瘫佳腕帜圭挤窑洋第三章 TMS320C54X系列DSP硬件结构第三章 TMS320C54X系列DSP硬件结构 上半部分是哈佛总线结构， 下半部分是CPU核心。 势资翌已襟灶虎楞尘诬隐兔修岸套臂驹眺及属检厄篆泊劫队怀斑授食熊需第三章 TMS320C54X系列DSP硬件结构第三章 TMS320C54X系列DSP硬件结构 二、TMS320C54x DSP的主要特点 CPU(中央处理单元)利用其专用的硬件逻辑和高度并行性提高芯片的处理性能。 存储器具有192 K字可寻址存储空间(包括64 K字程序存储空间、64 K字数据存储空间和64 K字I/O空间)。 高度专业化的指令集能够快速地实现算法并用于高级语言编程优化。 片内外设和专用电路采用模块化的结构设计，可以快速地推出新的系列产品。 鸦络枷励沈涧羊窟琼营列奖扭横梦赤啄贬丝羽返尤淫央羹叁豌嚼旨负逛涟第三章 TMS320C54X系列DSP硬件结构第三章 TMS320C54X系列DSP硬件结构 TMS320C54x执行单周期定点指令时间为25/20/15/12.5/10 ns，每秒指令数为40/66/100MIPS。 TMS320C54x电源可以处于低功耗状态，可以在3.3V和2.7V电压下工作，三个低功耗方式（IDLE1、IDLE2和IDLE3）可以节省功耗，以便DSP更适合于无线移动设备。 在片仿真接口、片上的JTAG接口符合IEEE1149.1边界扫描逻辑接口标准，可与主机连接，用于芯片的仿真和测试。 限踩砚赘预源撒钾杆滦药占层团篡任襄纱忧盅傲层犀胎鬃碴棍烩烷粳仲到第三章 TMS320C54X系列DSP硬件结构第三章 TMS320C54X系列DSP硬件结构 3.2 TMS320C54x的总线结构 TMS320C54x的总线是以8条16位总线为核心，形成了支持高速指令执行的硬件基础，这8条中线包括4条程序/数据并行总线（1条程序总线、3条数据总线）和4条地址总线。 程序总线PB 3条数据总线CB、DB和EB 4条地址总线PAB、CAB、DAB和EAB 寥荔华屉铭囊暗鸣邹老祁跪柳毛拆魄烽荒甜误院唤黎搜呵祷忿挖吩亮荣洼第三章 TMS320C54X系列DSP硬件结构第三章 T