TMSLFx系列DSP内部资源介绍.pptVIP

第2章 TMS320LF240x系列DSP内部资源介绍 TI公司DSP产品介绍第一代：TMS32010、TMS32011、TMS320C10等第二代：TMS32020、TMS320C25/C26//C28第三代：TMS320C30/C31/C32第四代：TMS320C40/C44第五代：TMS320C5x/C54x第二代芯片的改进型TMS320C2xx，集多个DSP芯片于一体的高性能DSP芯片TMS320C8x目前最快的第六代TMS320C62x/C67x归纳为三大系列：TMS320C2000系列，TMS320C5000以及TMS3206000系列。 ⑵ CPU中断屏蔽寄存器IMR — 地址0004h 注：0＝读出为0，R＝可读，W1C＝可写，该位的不受器件复位的影响。 位5：INT6mask中断6的屏蔽位。 0：中断级INT6被屏蔽 1：中断级INT6被使能 位4-位0功能类似于位5。 RW RW RW RW RW RW 0 INT1mask INT2mask INT3mask INT4mask INT5mask INT6mask 保留位 D0 D1 D2 D3 D4 D5 D15 D6 * * 2.5K字的数据/程序RAM 2.1 TMS320LF240x系列DSP基本结构和引脚功能 2.1.1 TMS320LF240x系列DSP基本结构 TMS320C24x系列DSP中,分为5V供电的TMS320F/C24x和3.3V供电低功耗TMS320LF/LC240xA两类。 这里以TMS320LF2407A为主进行介绍。TMS320LF2407A是TMS320F/C24x的改进型，采用低功耗设计，3.3V供电，最高运算速度达到40MIPS。主要特点如下： ⑴ 片内具有2k字节的单口RAM（SARAM），32K字的Flash程序存储器，544字节的双口RAM（DARAM）。 ⑵ 两个事件管理器模块EVA和EVB，每个包括：两个16位通用定时器，8个PWM通道。 ⑶ 高达40个可独立编程或复用的通用I/O引脚。 ⑷ 片内集成：16路10位A/D转换通道；控制局域网络（CAN）2.0B模块；串行通信接口（SCI）模块；串行外设接口（SPI）模块；看门狗定时器（WDT）模块。 TMS320LF2407A的功能框图如图2.1。 2.5K字的数据/程序RAM 2.1.2 引脚功能 各引脚按功能可分为以下8个部分（表2.1～2.9）: ⑴ 事件管理器（EVA和EVB）引脚； ⑵ ADC模数转换器引脚； ⑶ 通信模块（CAN/SPI/SCI）引脚； ⑷ 外部中断与时钟引脚； ⑸ 地址/数据及存储器控制信号引脚； ⑹ 振荡器/PLL/FLASH/BOOT引导程序及其他引脚； ⑺ JTAG仿真测试引脚； ⑻ 电源引脚。 图2.2 TMS320LF2407A的引脚封装图 图2.3 TMS320LF2407A的引脚结构图 2.5K字的数据/程序RAM 2.2 总线结构 LF240x控制器采用多组总线的结构（即将数据/地址总线分开为三组数据/地址总线，分别对应程序读、数据读和数据写三种情况，使总线操作时序的四个独立阶段取指、译码、取操作数、执行并行处理，从而极大地加快处理器的处理速度），LF240x系列芯片具有相同的总线结构，由6条16位的内部总线构成。 内部地址总线分为三条： 程序地址总线（PAB），提供访问程序存储器的地址； 数据读地址总线（DRAB），提供读数据存储器的地址； 数据写地址总线（DWAB），提供写数据存储器的地址； 内部数据总线分为三条： 程序读数据总线（PRDB）, 载有从程序存储器读取的指令、立即数和常数表等，并传送到CPU； 数据读数据总线（DRDB）, 将数据存储器的数据传送到CPU； 2.5K字的数据/程序RAM 数据写数据总线（DWEB） ，将处理后的数据传送到数据存储器和程序存储器； 该总线结构具有如下特点： ⑴ 具有分离的程序总线和数据总线，允许CPU同时访问程序和数据存储器； ⑵ 具有独立的数据读/写地址总线和数据读/写总线，使得对数据存储器的读、写访问可在同一机器周期内完成； ⑶ 分离的程序和数据空间及独立的总线结构，可以支持CPU在单机器时钟内并行执行算术、逻辑和位处理操作等。 2.5K字的数据/程序RAM 2.3 中央处理单元（CPU） LF240x系列芯片的CPU主要包括如下部件： ⑴ 一个32位的中央算术逻辑单元（CALU）； ⑵ 一个