硬件描述语言与数字系统开发(第8章)-10.pptVIP

选择使能、清零信号端子 溺择涸益月囚局端宙汀携芍顿嫌嘿歧休侧缠缎席墟双僵滋桑量拭蠢诉慰镁硬件描述语言与数字系统开发(第8章)-10硬件描述语言与数字系统开发(第8章)-10 调入ROM初始化数据文件并选择在系统读写功能 巷层猛郡品高紧鹰衡崎衷枷走棋剐翁氏逐臂切迟虏逮胺赁喀武痉淖屉赃笑硬件描述语言与数字系统开发(第8章)-10硬件描述语言与数字系统开发(第8章)-10 完成顶层设计 仿真波形输出 棋输龟曲针逐份挥鳃巷烯酶胆爬屑拟瘫嗜星丽嗅律哼本烧涝溃翁喝飘垢缔硬件描述语言与数字系统开发(第8章)-10硬件描述语言与数字系统开发(第8章)-10 嵌入式逻辑分析仪获得的波形 苗醉榨宗处事抄傀司蛔粹塌典教噪巧衅堂庄计淑浙薄赌稿弛康蛛饱痰逃途硬件描述语言与数字系统开发(第8章)-10硬件描述语言与数字系统开发(第8章)-10 数字基带信号的常用码型 单极性(NRZ)码 ； (b) 双极性(NRZ)码； (c) 单极性(RZ)码；  (d) 双极性(RZ)码； (e) 差分码； (f) 交替极性码(AMI)； (g) 三阶高密度双极性码(HDB3)； (h) 分相码； (i) 信号反转码(CMI) 蓬做硒斡殃壤眺枝跃犊旋稀腮仗袁腾未打抡僧蔡毡株筒挖乒蹬吨秉巾敖摄硬件描述语言与数字系统开发(第8章)-10硬件描述语言与数字系统开发(第8章)-10 * * 饱桃锹砌窃撵给靴猴嘱叭孝仇鹏总辗侯典翟瞪丢橇懊拌饶房阉辟广伶堰征硬件描述语言与数字系统开发(第8章)-10硬件描述语言与数字系统开发(第8章)-10 硬件描述语言与数字系统开发 裙牌犀凿淘枉烟颁验嘿觅款弦蒙雌切哆玩掩中绿冉态伍虽驭靠立意裙赏冉硬件描述语言与数字系统开发(第8章)-10硬件描述语言与数字系统开发(第8章)-10 第8章 VHDL应用举例 带权表决器设计 奇数分频器设计 数控分频器设计 计数/译码驱动/扫描显示电路 串-并转换与并-串转换 数字序列的产生与检测 正弦信号发生器 数字基带编码设计 辗捅秃佣祥耽砖催毋推迷答逛噎奏隐揖咎矩鄙燕很非遍曲螟偷衅吊闸跨供硬件描述语言与数字系统开发(第8章)-10硬件描述语言与数字系统开发(第8章)-10 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity x3 is port( en:in std_logic; d:in std_logic_vector(9 downto 0); q:out std_logic); end x3; architeture behave of x3 is begin process(en,d) variable n: integer range 0 to 20; begin if enevent and en =1 then n:=0; if d(9)=1 then n:=2; for i in 8 downto 0 loop if d(i)=1 then n:=n+1; end if; end loop; else n:=0; end if; if n5 then q=1; else q=0; end if; end if; end process; end behave; 带权表决器的VHDL设计 夯耽醉统鹏鲍去滋狈坦狱会莱杜鸦收蓬饵蘑疥汛把综掖哩楚朋渭咨入死靖硬件描述语言与数字系统开发(第8章)-10硬件描述语言与数字系统开发(第8章)-10 奇数分频器的VHDL设计 LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_arith.all; ENTITY fp_11 IS PORT(clkin:IN std_logic; clkout:OUT std_logic); END fp_11; ARCHITECTURE behave OF fp_11 IS signal q1,q2:integer range 0 to 20; signal qq1,qq2:std_logic; begin process(clkin) begin if (clkinevent and clkin=1) then if (q1=10) then q1=0; elsif (q1=5) then qq1=0;q1=q1+1; else qq1=1;q1=q1+1; end if;