c2000ADC应用.ppt

第六讲 内容回顾 F28×系列包括： 并行接口：外部扩展接口XINTF 同步串行接口：串行外设接口SPI 异步串行接口：串行通信接口SCI DSP原理及其应用技术 第七讲 A/D转换模块 7.1 数据采集系统概述 7.2 自动转换排序器的工作原理 7.3 A/D转换的配置方法 7.4 ADC模块的编程 7.1数据采集系统概述 数据采集系统组成 A/D转换器的内部组成 采样/保持器输入输出波形图 A/D转换流程 在计算机屏幕上波形的恢复显示 在计算机屏幕上波形的恢复显示 F2812的ADC模块功能框图 7.2 自动转换排序器的工作原理 单排序器与级联排序器的比较 模式1：顺序采样模式 顺序采样模式 顺序采样模式 模式2：同步采样模式 同步采样模式 同步采样模式（双排序器） 同步采样模式（级联排序器） 7.3 A/D转换的配置 排序器的开始－停止模式 排序器的开始－停止模式 触发源概述 排序转换的中断操作 中断模式举例 ADC的时钟预定标 使用片内基准源 使用外部基准源 ADC模块上电时序 7.4 ADC模块编程－初始化 ADC模块初始化 中断设置与ISR 思考题 今后的课程安排 数据采集系统概述 AdcRegs.ADCTRL3.bit.ADCCLKPS=10; // Clock divider. HSPCLK, is divided by 2*ADCCLKPS //Sampling mode select. Sequential sampling mode is selected. AdcRegs.ADCTRL3.bit.SMODE_SEL=0; AdcRegs.MAX_CONV.bit.MAX_CONV=1; // Two channel, ADCINA6 ADCINA7 AdcRegs.CHSELSEQ1.bit.CONV00=6; // ADCINA6--Power supply voltage at 2.4V. AdcRegs.CHSELSEQ1.bit.CONV01=7; // ADCINA7--Reference input voltage //Interrupt clear bit.Writing a 1 to this bit clears the SEQ1 interrupt flag bit, INT SEQ1. AdcRegs.ADC_ST_FLAG.bit.INT_SEQ1_CLR=1; AdcRegs.ADCTRL2.bit.INT_ENA_SEQ1=1; // Enable SEQ1 interrupt (every EOS) // SEQ1 interrupt mode. 0--INT SEQ1 is set at the end of every SEQ1 sequence. AdcRegs.ADCTRL2.bit.INT_MOD_SEQ1=0; AdcRegs.ADCTRL2.bit.EVA_SOC_SEQ1=0; // Disable EVASOC to start SEQ1 AdcRegs.ADCTRL2.bit.EXT_SOC_SEQ1=0; // Disable external signal SOC for SEQ1 // Start-of-conversion (SOC) trigger for Sequencer 1, 1-Software trigger AdcRegs.ADCTRL2.bit.SOC_SEQ1=1; } interrupt void ad_isr(void) { power_voltage=((float)AdcRegs.RESULT0)*3.0/adcres+adclo; reference_input=((float)AdcRegs.RESULT1)*3.0/adcres+adclo;; AdcRegs.ADCTRL2.bit.RST_SEQ1 = 1; // Reset SEQ1 for next ADC sequence AdcRegs.ADC_ST_FLAG.bit.INT_SEQ1_CLR = 1; // Clear INT SEQ1 bit PieCtrl.PIEACK.all = PIEACK_GROUP1; // Acknowledge interrupt AdcRegs.ADCTRL2