第五章时序逻辑电路.pptVIP

工作原理： 并行输入、并行输出方式 二、 移位寄存器 双向移位寄存器74194功能扩展 6.5.2 计数器 四位二进制加计数器状态转换表 小 结 寄存器原理，双向移位寄存器74194应用 计数器原理，集成计数器74161应用： 任意进制计数器的构成方法：复位法、置数法。 综合应用 课后习题 第五版教材（P325） 6.2.5 6.1.4 6.5.1 6.5.11 第六章 总结 时序电路的分析 写出电路驱动方程、状态方程、输出方程、时钟方程；根据方程画状态转换图；确定电路功能；检查自启动 时序电路的设计 根据要求写出输入变量、输出变量、状态含义；画出原始状态图；编码分配；选择触发器；求触发器驱动方程和输出方程；画电路图；检查自启动 时序模块 寄存器（74194）；计数器（74161） 本章作业 6.1.4 6.2.5 6.5.1 6.5.11 0 0 0 0 1 9 0 0 0 1 1 8 0 0 1 1 1 7 0 1 1 1 1 6 1 1 1 1 1 5 1 1 1 1 0 4 1 1 1 0 0 3 1 1 0 0 0 2 1 0 0 0 0 1 0 0 0 0 0 0 Q0 Q1 Q2 Q3 Q4 状态编号 译码电路简单,且不会出现竞争冒险 4.其它计数器模块 使用方法同上面各计数器，有反馈置数法、反馈清零法 注意：功能表中CR和PE是同步还是异步，是指该使能有效时是否与CP有关 计数器应用实例1-用74161设计12进制计数器 方法一：反馈清零法，稳定状态0000—1011，1100作为CR控制信号 方法二：反馈置数法，稳定状态0000—1011，1011作为PE控制信号 CEP CET CP TC PE CR D3 D2 D1 D0 Q3 Q2 Q1 Q0 74161 1 1 1 CP Y 反馈清零法 CEP CET CP TC CR PE D3 D2 D1 D0 Q3 Q2 Q1 Q0 74161 0 0 0 0 1 1 CP Y 1 反馈置数法 要求：设计可控进制的计数器，当输入控制变量M=0时工作在5进制，M=1时工作在15进制。 计数器应用实例2-用74161设计5/15进制计数器 可控进制计数器： 方案一：初值相同、终值不同实现不同进制 方案二：初值不同、终值相同实现不同进制 可控进制计数器5/15： 方案一：初值相同、终值不同实现不同进制 M=0时为5进制计数器，M=1时为15进制计数器 CEP CET CP TC CR PE D3 D2 D1 D0 Q3 Q2 Q1 Q0 74161 0 0 0 0 1 1 CP Y 1 反馈置数法 ?1 M 1 ?1 1 CEP CET CP TC PE CR D3 D2 D1 D0 Q3 Q2 Q1 Q0 74161 1 1 1 CP Y 反馈清零法 M 可控进制计数器5/15： 方案二：初值不同、终值相同实现不同进制 M=0时为5进制计数器，M=1时为15进制计数器 CEP CET CP TC CR PE D3 D2 D1 D0 Q3 Q2 Q1 Q0 74161 0 0 1 1 CP 1 M 1 假设终值Q3Q2Q1Q0=1110， 初值D3D2D1D0=0000 为15进制， 初值D3D2D1D0=1010 为5进制， 即D2D0接0，D3D1接M 6.7 时序可编程通用阵列逻辑器件(GAL)(选学) 2、输出结构类型太多，给设计和使用带来不便。 2、输出端设置了可编程的输出逻辑宏单元（OLMC）通过编程可将OLMC设置成不同的工作状态，即一片GAL便可实现PAL 的5种输出工作模式。器件的通用性强； GAL的优点： 1、由于采用的是双极型熔丝工艺，一旦编程后不能修改； PAL的不足： 1、采用电可擦除的E2CMOS工艺可以多次编程； 3、GAL工作速度快，功耗小 6.7.1 时序可编程逻辑器件中的宏单元 1. 通用阵列逻辑（GAL） 在PLA和PAL基础上发展起来的增强型器件.电路设计者可根据需要编程，对宏单元的内部电路进行不同模式的组合，从而使输出功能具有一定的灵活性和通用性。 6.7.2 时序可编程逻辑器件的主要类型 2. 复杂可编程逻辑器件（CPLD） 集成了多个逻辑单元块，每个逻辑块就相当于一个GAL器件。这些逻辑块可以通过共享可编程开关阵列组成的互连资源，实现它们之间的信息交换，也可以与周围的I/O模块相连，实现与芯片外部交换信息。 3. 现场可编程