第二章输入输出接口和输入输出通道2-2课稿.ppt

bbbbbbbb 2.3 I/O接口设计 本节主要任务： 学会对存储器、I/O端口的编址； 掌握I/O接口与系统的连接，I/O接口的扩展技术； 设计一般的I/O接口硬件电路。 I/O接口设计任务： （1）根据生产过程和生产机械或管理的要求及外设的特性选定I/O控制方式；（这取决于对信息交换的速度和CPU的工作效率的要求） （2）设计I/O接口硬件并编写相应的接口控制程序。（这取决于控制速度、可靠性及成本） 一、I/O接口的编址方式 编址方式是为了区别存储器和I/O接口读写操作而设定的。分为I/O接口和存储器统一编址，I/O接口独立编址。编址方式是由所选定的微处理器决定的。 （一）I/O接口独立编址方式 将存储器地址空间和I/O接口地址空间分开设置，互不影响。设有专门的IN、OUT指令来完成I/O操作。如：Z80利用MREQ和IORQ区分访问存储器还是I/O接口。 8086在最小模式下利用M/IO来区分访问存储器还是I/O接口。（Ｐ２９） 8086在最大模式下，由于引脚不够用，没有直接输出M/IO、RD、WR，而是由S2， S1， S0输出三个总线周期状态信号编码送至总线控制器8288，经8288解决后，再生成IORC（读I/O口） IOWC（写I/O口），即 S0　 S1　 S2　　CPU总线时间　　 8288控制信号 ０　０　１　　读I/O口　　　　　 IORC ０　１　０　　写I/O口　　　　　 IOWC １　０　１　　读存储器　　　　 MRDC １　１　０　　写存储器　　　　 MWTC 独立编址方式示意图 （二）I/O接口与存储器统一编址方式 该方式把所有的I/O接口的端口都当作是存储器的一个单元对待，不设专门的I/O指令，所有传送和访问存储器的指令都可用来对I/O 口操作。Intel51系列、96系列单片机都是采用统一编址方式的。 比较两种编址方式：（Ｐ２９） 独立编址：内存地址空间和I/O接口地址空间分开，互不影响，译码电路较简单；设有专门的I/O指令，程序易区分、执行时间短。缺点是要采用专门的I/O周期、I/O控制线和有限的I/O指令，使微处理器复杂化。 统一编址： I/O接口可与存储器公用译码和控制电路；访问内存的指令都可以用于I/O操作，数据处理能力强。缺点是I/O接口要占用存储器地址空间的一部分；指令共用，难以区分I/O操作。 二、I/O接口与系统的连接 常用的I/O接口芯片有Z-80PIO、8255A和8251A。 I/O接口与外设之间的连接 接口芯片与CPU之间必要的连接信号有4类： 1）数据信号 2）读写控制信号 3）片选信号和地址线A1、A0 4）时钟、复位、中断控制、联络等信号 三、I/O接口扩展 1 扩展I/O接口地址及存储器容量。 1) 地址扩展 常用地址译码器有2：4（四中选一）、3：8（八中选一）和4：16（十六中选一）译码器等。比如74LS138（3：8）译码器和74LS139和74LS155（双2：4）译码器。 解答步骤： 第一步、了解设计中所涉及到的芯片的引脚分布及其工作原理； Z80CPU、并行接口芯片PIO、计数器/定时器CTC、8位ADC0808、8位DAC0832 第二步、分析各芯片地址分配情况； 第三步、连线。 试分析下图中8237A、8259A、8253、8255A的地址范围 2 存储器容量的扩展 存储器容量：指一个存储器芯片所能存储的二进制信息量。 容量 = 字数 X 字长 如：Intel 2732表示为4K X 8B、Intel27512表示为64K X 8B。 当单片存储器芯片（RAM或ROM）的容量不能满足系统要求时，许多片组合以扩充字长（位扩充）或字数（字扩充）。 a）存储器位扩充——举例说明 用1K X 1B的SRAM芯片位扩充形成1K X 8B的芯片组，所需芯片为： 位扩展示意图 这8篇芯片地址线A0~A9、片选信号CS以及读/写控制信号WE都分别连到一起，只有数据输出端8片各自独立，每片代表一位。当CPU访问该芯片组时，其发出的地址和控制信号同时传给8个芯片，选中每个芯片的同一单元（一位），其单元内容被同时读至数据线的相应位或数据总线上的内容分别同时写入相应单元。 字扩展示意图 存储器位数满足要求需要扩充字数（单元数）时，同样需要多个芯片组成芯片组。如，用上述的1KX8B芯片组扩充成4KX8B芯片组，则需要的芯片组数 例二: 用4片16KX8B的存储器芯片组成64KX8B存储器连接线路。 分析：16K存储器芯片的地址为14位，而64K存储器的地址应有16位。连接时，各芯片的14位地址线可直接接地址总线的A0~A13，而地址总线的A15、A14