常用时序逻辑功能器件.pptVIP

第七章 常用时序逻辑功能器件 主要内容: 1.计数器 （1）概念、分类、简单计数器的分析； （2）几种常见集成计数器的功能表，掌握几个概念（异步清零、同步清零、异步置数、同步置数）。 （3）集成计数器的应用----构成任意进制计数器； （4）集成计数器的应用电路的分析 2.寄存器和移位寄存器 概念、功能表、应用电路分析。 6.3 计数器 一、二进制计数器 1．二进制异步计数器 （1）二进制异步加法计数器（4位） 用“观察法”作出该电路的时序波形图和状态图。 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 （2）二进制异步减法计数器 用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。 二进制异步减法计数器的时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号 （加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。 为了提高计数速度，可采用同步计数器。 2．二进制同步计数器 （1）二进制同步加法计数器 （2）二进制同步减法计数器 分析4位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为： 当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。 3．集成二进制计数器举例 ① 异步清零。 （2）4位二进制同步可逆计数器74191 二、非二进制计数器 N进制计数器又称模N计数器。 然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： （3）作状态转换表。 （4）作状态图及时序图。 （5）检查电路能否自启动 用同样的分析的方法分别求出6种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。 2．8421BCD码异步十进制加法计数器 （3）作状态转换表。 3．集成十进制计数器举例 （1）8421BCD码同步加法计数器74160 （2）二—五—十进制异步加法计数器74290 74290的功能： 三、集成计数器的应用 （2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。 （3）用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况， 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。 2．组成任意进制计数器 （1）异步清零法 异步清零法适用于具有异步清零端的集成计数器。 （2）同步清零法 同步清零法适用于具有同步清零端的集成计数器。 例：用集成计数器74163和与非门组成的6进制计数器。 （3）异步预置数法 异步预置数法适用于具有异步预置端的集成计数器。 例：用集成计数器74191和与非门组成的余3码10进制计数器。 （4）同步预置数法 同步预置数法适用于具有同步预置端的集成计数器。 例：用集成计数器74160和与非门组成的7进制计数器。 例6.3.1 用74160组成48进制计数器。 3．组成分频器 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。 4．组成序列信号发生器 序列信号——在时钟脉冲作用下产生的一串周期性的二进制信号。 例6.3.3 试用计数器74161和数据选择器设计一列发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图6.3.31所示。 5．组成脉冲分配器 6.4 数码寄存器与移位寄存器 74LS175的功能: RD是异步清零控制端。 二、移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 右移寄存器的时序图： 由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3，即由低位向高位移，所以又称为上移寄存器。 （2）左移寄存器 2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。 当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作； 三、集成移位寄存器74194 74194为四位双向移位寄存器。 74194的功能表： 四、移位寄存器构成的移位型计数器 1. 环形计数器 2．扭环形计数器 为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 二、异步时序逻辑电路的设计方法 异步时序电路的设计比同步电路