武汉职业技术学院电信学院黄洁.pptVIP

项目七 大规模数字集成电路 7.1 概述 7.2 只读存储器ROM 7.3 随机存取存储器RAM 7.4 可编程逻辑器件PLD 7.5 常用大规模数字集成器件简介 半导体存储器的分类 二、 固定ROM的工作过程 7.2.2 可编程只读存储器ＰROM 7.2.3 可擦除可编程ROM 7.2.4 ROM的应用 一、 随机存取存储器RAM的结构 7.3.3 RAM存储容量的扩展 一、 基本结构 二、 表示方法 7.4.2 可编程逻辑阵列PLA 7.4.3　可编程阵列逻辑PAL 7.4.4 通用阵列逻辑GAL 字扩展 输入／输出（I/O）线并联 要增加的地址线A10～A12 与译码器的输入相连， 译码器的输出分别接至 8片RAM的片选控制端 1Kx4位扩展成8Kx4位 三. 字位扩展 1Kx4位扩展成2Kx8位 本节小结 　　随机存取存储器（RAM）可以在任意时刻、对任意选中的存储单元进行信息的存入（写入）或取出（读出）操作。与只读存储器ROM相比，RAM最大的优点是存取方便，使用灵活，既能不破坏地读出所存信息，又能随时写入新的内容。其缺点是一旦停电，所存内容便全部丢失。 　　 RAM由存储矩阵、地址译码器、读／写控制电路、输入／输出电路和片选控制电路等组成。实际上RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。 　　 当单片RAM不能满足存储容量的要求时，可以把若干片RAM联在一起，以扩展存储容量，扩展的方法有位扩展和字扩展两种，在实际应用中，常将两种方法相互结合来达到预期要求。 PLD分类 与阵列 或阵列 编程次数 输出类型 使用情况 PROM E2PROM PLA PAL GAL 固定 固定 可编程 可编程 可编程 可编程 可编程 可编程 固定 固定 一次 一次 一次 多次 多次 三态，集电极开路 三态，集电极开路 三态，集电极开路 异步I/O，异或、寄 存器、算术选通反馈 由用户定义 多用做只读存储器 多用做只读存储器 缺少编程工具，使 用不广泛 部分使用 使用方便、广泛 各种PLD情况一览表 7.4 可编程逻辑器件PLD 输 入 电 路 与 阵 列 或 阵 列 输 出 电 路 互补输入 与项 或项 输 出 变 量 输 入 变 量 PLD的基本结构框图 7.4.1 PLD的基本结构与表示方法 （1）交叉点上的阵列方式 （2）门电路惯用表示法 P P 1 ? A B C A B C ( a ) 与 门 （ b ） 或 门 1 1 A A A A A A （ c ） 输 入 缓 冲 （ d ） 三 态 输 出 缓 冲 器 （ e ） 非 门 E N E N P=AC P=A+B PLD电路中的门电路的惯用逻辑符号 PLD分类 可编程只读存储器PROM 可编程逻辑阵列PLA 可编程阵列逻辑PAL 通用阵列逻辑GAL 与门 或门 输入缓冲器 非门 三态输出缓冲器 三、电路表示法 1 ? 1 ? 1 1 与 门 阵 列 A B 输 入 或 门 阵 列 Y 1 Y 2 输 出 PLD电路表示方法 PLA实现二进制码到循环码转换的结构图 一、 PLA的结构 1 ? 1 ? 1 1 A B Y 1 Y 2 1 1 C D 1 ? 1 ? Y 3 Y 0 与阵列可编程 输入 或阵列可编程 输出 用PLA实现如右图所示的1位二进制全加器。 F A A i B i C i - 1 S i C i 解：由全加器真值表，用卡诺图化简得最简逻辑表达式为： 式中，Ai、Bi为加数；Ci－1为低位进位；Si为本位和；Ci为向高位进位。在Si 和Ci表达式中共有7个乘积项，分别为： 即 二、 例题 根据上式，可画出由PLA实现全加器的阵列结构图，如下图所示： 1 ? 1 ? 1 1 A i B i S i C i 1 C i - 1 用PLA实现1位二进制全加器 P0、P1、P2、P3 P4、P5、P6 一、基本结构 特点：与逻辑阵列可编程；或逻辑阵列固定 二、 输出电路类型 （1） 组合型输出结构（适用于组合电路） 加入D触发器 （2）寄存器型输出结构（适用于时序电路） （3） PAL器件型号含义 一、 GAL16V8 功能表 管脚 功能 1 系统时钟输入端 2－9 输入端 10 11 12－19 20 GND 三态控制公共端 输出宏单元 UCC * * 武汉职业技术学院电信学院 　　 黄 洁 数字电子技术与应用 大规模集成电路技术，可以把一个复杂的数字电路系统集成制作在一片硅片上，封装成一块集成电路。 特点：体积小，重量轻，功耗小，可靠性高。 半导体存储器是一种通用型大规模集成器件。