低功耗设计方法低功耗设计法.pptVIP

低功耗设计方法 内容 CMOS电路的功耗来源 影响功耗的因素 低功耗设计方法 工艺级的优化技术 版图和晶体管级的优化技术 RTL级和逻辑级的优化技术 系统级的优化技术 采用HDL的低功耗设计流程 CMOS电路的功耗来源 在数字CMOS电路中，功耗是由三部分构成的 PTotal=Pdynamic+Pshort+ Pleakage Pdynamic是电路翻转时产生的动态功耗 Pshort是P管和N管同时导通时产生的短路功耗 Pleakage是由扩散区和衬底之间的反向偏置漏电流引起的静态功耗 CMOS电路的功耗来源 静态功耗： CMOS在静态时，P、N管只有一个导通。由于没有Vdd到GND的直流通路，所以CMOS静态功耗应当等于零。 但在实际当中，由于扩散区和衬底形成的PN结上存在反向漏电流，产生电路的静态功耗。静态功耗为： 其中：n为器件个数 CMOS电路的功耗来源 动态功耗： CMOS电路在“0”和“1”的跳变过程中，会形成一条从Vdd通过P管网络和负载电容到地的电流Id对负载电容进行充电，产生动态功耗Pdynamic： Pdynamic=KCLVdd2f K：单位时间内的平均上跳次数 f ：时钟频率 CMOS电路的功耗来源 短路功耗： CMOS电路在“0”和“1”的转换过程中，P、N管会同时导通，产生一个由Vdd到VSS窄脉冲电流，由此引起功