《计算机组成原理》18-CPU01.pptVIP

举例：累加寄存器AC是一个通用寄存器。 功能：当运算器的算术逻辑单元（ALU）执行算术或逻辑运算时， 累加器为ALU提供一个工作区。 累加器暂时存放ALU运算的结果。 显然，运算器中至少要有一个累加寄存器。 目前CPU中的累加寄存器，多达16个，32个，甚至更多。 当使用多个累加器时，就变成通用寄存器堆结构，其中任何一个可 存放源操作数，也可存放结果操作数。 在这种情况下，需要在指令格式中对寄存器号加以编址。 8.1.3　CPU的主要寄存器 8.1.3　CPU的主要寄存器 操作码 译码器 8.1.3　CPU的主要寄存器 二、用于控制的寄存器（ 编程不能访问到） 1）指令寄存器（IR） 指令寄存器用来保存当前正在执行的一条指令。 在指令执行过程中，指令寄存器的内容不能变，以确保实现指令的 全部功能。 当执行一条指令时，CPU先从内存取出，送到数据缓冲寄存器中， 然后再传给指令寄存器。为了提高指令间的衔接速度，大多数计算 机将指令寄存器扩充为指令队列(指令栈)，允许预取若干条指令。 指令由操作码和地址码组成。执行一条指令，需通过指令译码器， 对其中的操作码进行译码测试，以便识别所其完成的操作。 因此，指令寄存器中操作码字段的输出信号给指令译码器的输入端。 操作码经译码识别后，即可向操作控制器发出具体操作信号。 8.1.3　CPU的主要寄存器 操作码 译码器 2）、程序计数器（PC）（ = 指令计数器 = 指令指针IP ） 　 为保证程序自动地按顺序执行，CPU必须得到下一条指令的地址。 程序计数器专用来存放下一条指令的地址，又称为指令计数器。 在程序开始执行前，操作系统将它在内存中的起始地址（即第一条 指令所在内存单元地址）送入PC。 一旦取出当前指令，CPU就自动修改PC为下一条指令的地址。 由于大多数指令都是按顺序来执行的，所以通常进行PC加1。 　　当遇到转移指令（如 JMP指令）时，下一条指令的地址的地址 必须从转移指令中得到，从而修改PC当前的内容。 因此程序计数器的结构应当具有寄存和计数两种功能。 8.1.3　CPU的主要寄存器 8.1.3　CPU的主要寄存器 PC←PC+1 操作码 译码器 3）、状态寄存器（PSW，条件码寄存器） CPU执行指令，一方面取决于编程时的程序流向与有关意图， 另一方面取决于程序实际执行过程中的当前状态。 计算机设置一条件码寄存器，专门存放上次指令执行的状态。 状态寄存器是一个由各种状态标志信号，拼凑而成的寄存器。 8.1.3　CPU的主要寄存器 例如：8086的状态标志寄存器16位。其中包含 运算结果进位标志(CF)， 运算结果溢出标志(OF)， 运算结果为零标 志(ZF)， 运算结果为负标志(SF)等等。 8.1.3　CPU的主要寄存器 操作码 译码器 三、用作主存接口的寄存器（编程不能访问到） 当CPU访存时，先送地址码，然后送数据（写）或接收数据（读）， 内存中设置了数据缓冲寄存器和地址寄存器，暂时存放地址与数据。 8.1.3　CPU的主要寄存器 存储器基本结构： 存储体 地址译码器 地址寄存器 数据缓冲寄存器 读写控制线路 注意：这两个寄存器从结构上属于主存，但是被封装到CPU里了。 内存的封装 1）、地址寄存器（MAR） 　　 地址寄存器保存CPU当前访问的内存单元地址。 由于在内存和CPU之间存在着操作速度上的差别，所以必须使 用地址寄存器来保持地址信号，直到内存读/写操作完成为止 。 如果把外围设备的设备地址比作内存单元地址，那么CPU和外 围设备交换数据时，同样使用地址寄存器和数据缓冲寄存器。 读指令时，CPU先将程序计数器PC的内容（指令所在的存储单 元的地址）送地址寄存器，再按此地址访问主存。 8.1.3　CPU的主要寄存器 8.1.3　CPU的主要寄存器 操作码 译码器 2）、数据缓冲寄存器（MDR） 　　数据缓冲寄存器用来暂时存放由内存读出或写入内存的一条指令 或一个数据字； 　　缓冲寄存器的作用是 ： （1）作为CPU和内存、以及外围设备之间数据传送的中转站； （2）弥补CPU和内存、以及外围