DVB-C机顶盒信源解码器的设计与实现.docVIP

DVB-C机顶盒信源解码器的设计与实现 摘 要：本文实现了以SC2005为主芯片的机顶盒信源解码器，并将该解码器配接L64768前端，组成了符合DVB-C标准的完整机顶盒方案；可对符合MPEG-2标准的音视频流进行解码并兼容PAL/NTSC/SECAM制式的模拟电视接收。 关键词：DVB-C；机顶盒；信源解码器；SC2005 引言 近年来，我国广播电视数字化发展的进程明显加快，从而直接引发了对机顶盒(Set-top Box)的巨大市场需求，凸显了其重要性。在机顶盒的研发过程中，信源解码器的研制是整个开发工作的基础和核心。随着机卡分离政策的出台，信源解码器的通用性和复杂性，使其在机顶盒终端的开发过程中变得更加重要。本文论述的即为符合DVB-C标准的数字有线电视机顶盒信源解码器的设计与实现。 　 总体方案 机顶盒大体可以分成两个功能部分：信道解调解码部分和信源解码部分。信道部分即前端，负责对数字电视信号进行解调接收和信道解码。由于前端的不同，机顶盒可分为数字卫星机顶盒、数字地面机顶盒和数字有线机顶盒三种。 该信源解码器是针对数字有线电视机顶盒研制的，将配接L64768前端，组成符合DVB-C标准的完整机顶盒方案。本文采用LSI Logic公司的基于SC2005的第二代单片信源解码方案来实现解码功能。该解码器的结构框图如图1所示，按功能可分为4个部分：以SC2005为核心的CPU及存储控制子系统；传输流解复用和音视频解码子系统；图形处理和屏幕菜单显示及输出子系统；外围接口子系统。 图1 机顶盒信源解码器 硬件实现 该信源解码器的启动代码存储在Flash Boot ROM中，所用字体则存储在Flash Font ROM中。SC2005的两个SDRAM 存储器接口分别与SDRAM-A和SDRAM-B相接。系统加电后，保存在Flash Boot ROM中的启动代码被调到SDRAM-B中执行。时钟由27MHz压控振荡器经倍频后提供。压控振荡器产生的时钟信号经过74LVC14整形后送到 SC2005的VCXO引脚，并通过SDET引脚的输出进行同步恢复。传输流复用、音视频解码、图形处理等功能均由SC2005内部相应的集成模块配合外部相关电路来实现。 CPU及存储控制子系统 SC2005集传输解复用器 L641x8和MPEG-2音视频解码器L64105的功能于一体，内含EZ4102内核、16KB指令CAche和8KB数据Cache，这是SC2005的核心组成部分。 该信源解码器所用的两片1M×16bit Flash ROM均为AM29LV160DT-70，使用单一电源供电，读写和编程均使用3.3V电压，高速70ns读写时间。它们通过E-Bus与SC2005相连，地址总线A[6:0]和SC2005的ADDR[7:1]相连，A[19:7]和SC2005的AD[28:16]相连，数据总线DQ[15:0]和 SC2005的AD[15:0]相连。芯片内部共有35个扇区，其中4个作为引导扇区，大小为4k字~16k字，其余31个扇区为32k字；有一个字节/ 字模式选择引脚BYTE#，本设计中该引脚接高电平，选择字模式。 81MHz/1M×16bit的SDRAM-A和 108MHz/2M×16bit的SDRAM-B通过S-BUS 与CPU的SDRAM存储器接口相连。其中SDRAM-A专门用于MPEG解码时存储视频帧和相关信息，SDRAM-B存储解复用、OSG和外围设备接口子系统的信息。SDRAM-A与SDRAM-B之间可通过一个DMA引擎直接传送数据。 传输流解复用和音视频解码子系 SC2005首先接收来自信道解码器或码流发生器的TS流，然后自动进行传输包同步检测。一旦同步建立，就会将传输包发送到PID预处理器中。PID预处理器分析输入的传输包，检查它们的PID值，只有和PID表匹配的PID值才能通过第一步滤波，不匹配的包被丢弃。通过PID滤波器的传输包被送到DVB 解扰码器中，经过解扰的包进入PID后处理器，在经过滤波后，音视频PES数据直接进入A/V解码器中，而其它数据被送到外部SDRAM-B的循环缓冲器中，CPU能直接从存储器中读数据。传输流解复用子系统的结构框图如图2所示。 图2 传输流解复用子系统 解复用后的音视频PES流通过A/V接口进入L64105 MPEG-2解码器进行分组解码。L64105输出数字视频和数字音频信号各两组。一组数字视频和一组数字音频信号直接输出。另一组的数字视频信号送到视频编码器中，被转换成全电视信号(CVBS)或S端子信号(Y/C)，经过外部低通滤波后，直接送到电视机中；数字音频信号送到音频DAC中，转换成立体声模拟信号，经外部低通滤波后输出。 图形